[发明专利]三维存储器及三维存储器的制造方法

说明书

本发明提供一种三维存储器及三维存储器的制造方法，在本发明提供的三维存储器中，台阶结构设置在第一存储阵列结构与第二存储阵列结构之间，且第一存储阵列结构与第二存储阵列结构电连接，从而使得驱动控制结构能通过该台阶结构从中间往两边的存储阵列结构进行驱动，实现了双边驱动，对应的驱动电阻降低，有效降低了驱动时间延迟问题；同时，在驱动控制结构中，两个行解码器的位置与台阶结构的位置相对应，且两个行解码器在第二方向上相互错开，避免了两个行解码器的重复占用面积，为驱动控制结构中的其他部分如页面缓冲器和控制逻辑留下了更大的空间。

[相关申请案]

本申请为中国专利申请案CN202010468554.X《三维存储器及三维存储器的制造方法》(申请日：2020年05月28日)的分案申请。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种三维存储器及三维存储器的制造方法。

背景技术

三维存储器是一种堆栈数据单元的技术，目前已可实现32层以上、甚至64层数据单元的堆栈，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

但是，在目前的三维存储器中，每个存储单元区块的驱动均为单边驱动，每个存储单元区块的长度较长，施加电压进行驱动时存在由电阻电容效应引起的驱动时延问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种能实现双边驱动的三维存储器，用于解决上述技术问题。

为实现上述目的及其他相关目的，首先，本发明提供一种三维存储器，包括：

第一衬底，其包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区，所述第一核心区上设有第一存储阵列结构，所述功能台阶区上设有台阶结构，所述第二核心区上设有第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构电连接，所述台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；

第二衬底，其包括沿所述第一方向依次排布的第一结构区和第二结构区，所述第一结构区和第二结构区上分别形成有页面缓冲器、行解码器和控制逻辑，两个所述行解码器的位置与所述台阶结构的位置相对应，且两个所述行解码器在第二方向上相互错开；

所述第二衬底设置在所述第一衬底上，且所述页面缓冲器分别与第一存储阵列结构及所述第二存储阵列结构电连接，所述行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；

其中，在所述第一衬底及第二衬底的堆栈平面内，所述第二方向垂直于所述第一方向。

可选地，所述第一衬底上设有堆栈结构，所述堆栈结构至少设置在所述第一核心区、功能台阶区及第二核心区上，所述第一存储阵列结构设置在所述堆栈结构位于所述第一核心区的区域中，所述台阶结构设置在所述堆栈结构位于所述功能台阶区的区域中，所述第二存储阵列结构设置在所述堆栈结构位于所述第二核心区的区域中。

可选地，所述台阶结构包括多个沿所述第二方向间隔排列的分区台阶结构，每个所述分区台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；相邻两个所述分区台阶结构被一个桥结构隔开，所述第一存储阵列结构与所述第二存储阵列结构通过所述桥结构电连接。

可选地，所述堆栈结构包括多层交替堆叠的介质层和栅极层；每个所述分区台阶结构包括至少一个独立台阶结构，所述独立台阶结构与所述第一存储阵列结构及所述第二存储阵列结构中的一个电连接。

可选地，所述独立台阶结构包括多级台阶，每级所述台阶的顶面暴露出所述栅极层，用于接收电信号以实现所述第一存储阵列结构与所述第二存储阵列结构的驱动控制。