[发明专利]一种内嵌硅控整流器的PMOS型ESD器件及其实现方法

权利要求书

1.一种内嵌硅控整流器的PMOS型ESD器件，其特征在于，所述PMOS型ESD器件包括：

半导体衬底(80)；

生成于所述半导体衬底(80)中的N阱(60)；

高浓度N型掺杂(32)、高浓度P型掺杂(20)、高浓度P型掺杂(22)、高浓度N型掺杂(30)、高浓度P型掺杂(24)依次置于所述N阱(60)上部，并且高浓度P型掺杂(22)、高浓度N型掺杂(30)、高浓度P型掺杂(24)及其中间的间隔部分的正下方设置一层P型ESD掺杂(28)；

所述高浓度P型掺杂(20)与所述高浓度P型掺杂(22)间为所述N阱(60)的一部分，在该部分N阱上方放置P型栅(40)；

在所述高浓度N型掺杂(32)的上方、高浓度P型掺杂(20)上方分别生成金属硅化物(50)并引出电极相连并组成所述PMOS型ESD器件的阳极；在所述高浓度N型掺杂(30)和高浓度P型掺杂(24)的上方分别生成金属硅化物(50)并引出电极相连作为所述PMOS型ESD器件的阴极，并于该阳极与阴极之间设置RC延时电路调节所述P型栅(40)的栅极电压。

2.如权利要求1所述的一种内嵌硅控整流器的PMOS型ESD器件，其特征在于：所述阳极和P型栅(40)间连接一电阻，所述P型栅(40)和阴极间连接一电容。

3.如权利要求2所述的一种内嵌硅控整流器的PMOS型ESD器件，其特征在于：所述电阻的取值范围为100Ω～1MΩ。

4.如权利要求2所述的一种内嵌硅控整流器的PMOS型ESD器件，其特征在于：所述电容的取值范围为100fF～10pF。

5.如权利要求2所述的一种内嵌硅控整流器的PMOS型ESD器件，其特征在于：所述RC延时电路的时间常数设定为1nS～100nS。

6.如权利要求2所述的一种内嵌硅控整流器的PMOS型ESD器件，其特征在于：所述高浓度N型掺杂(32)、高浓度P型掺杂(20)置于所述N阱(60)的左上部，高浓度P型掺杂(22)、高浓度N型掺杂(30)、高浓度P型掺杂(24)置于N阱(60)的右上部。

7.如权利要求6所述的一种内嵌硅控整流器的PMOS型ESD器件，其特征在于：所述高浓度N型掺杂(32)、高浓度P型掺杂(20)间用浅沟道隔离层(10)隔离，所述高浓度N型掺杂(32)的左侧为浅沟道隔离层(10)，所述高浓度N型掺杂(24)和P型ESD掺杂(28)的右侧为浅沟道隔离层(10)。

8.一种内嵌硅控整流器的PMOS型ESD器件的实现方法，其特征在于：所述方法将现有内嵌硅控整流器的PMOS型ESD器件中直接与阳极相连的P型栅(40)断开，于阳极与阴极之间设置RC延时电路调节所述P型栅(40)的栅极电压。

9.如权利要求8所述的一种内嵌硅控整流器的PMOS型ESD器件的实现方法，其特征在于，所述方法包括如下步骤：

步骤S1，提供一半导体衬底(80)；

步骤S2，在该半导体衬底(80)中生成一个N阱(60)，高浓度N型掺杂(32)、高浓度P型掺杂(20)、高浓度P型掺杂(22)、高浓度N型掺杂(30)、高浓度P型掺杂(24)依次生成于所述N阱(60)上部，并且高浓度P型掺杂(22)、高浓度N型掺杂(30)、高浓度P型掺杂(24)及其中间的间隔部分的正下方生成一层P型ESD掺杂(28)；

步骤S3，所述高浓度P型掺杂(20)与所述高浓度P型掺杂(22)间为所述N阱(60)的一部分，在该部分N阱上方生成P型栅(40)；

步骤S4，在所述高浓度N型掺杂(32)与高浓度P型掺杂(20)上方分别生成金属硅化物(50)并引出电极相连并组成所述PMOS型ESD器件的阳极；在所述高浓度N型掺杂(30)和高浓度P型掺杂(24)的上方分别生成金属硅化物(50)并引出电极相连作为所述PMOS型ESD器件的阴极，并于该阳极与阴极之间设置RC延时电路调节所述P型栅(40)的栅极电压。

10.如权利要求9所述的一种内嵌硅控整流器的PMOS型ESD器件的实现方法，其特征在于:所述阳极和P型栅(40)间连接一电阻，所述P型栅(40)和阴极间连接一电容。