[发明专利]用于功率MOSFET器件的抗老化架构

说明书

本公开的实施例涉及一种用于功率MOSFET器件的抗老化架构。功率MOS级包括第一功率MOS器件和第二功率MOS器件，并联连接在第一节点和第二节点之间，第一功率MOS器件具有第一额定电压，并且第二功率MOS器件具有第二额定电压，第二额定电压低于第一额定电压。驱动器电路被配置成在致动功率MOS级时，通过如下而以序列的方式来驱动第一和第二功率MOS器件的控制节点：在致动第二功率MOS器件之前，致动第一功率MOS器件。在解致动功率MOS级时，第一和第二功率MOS器件的控制节点通过如下而以序列的方式进一步被驱动：在解致动第一功率MOS器件之前，解致动第二功率MOS器件。

技术领域

实施例和实施方式涉及功率金属氧化物半导体场效应晶体管(MOSFET)器件，并且特别地涉及用于功率MOSFET的架构，该架构防止在接近或高于该器件的最大操作电压(MOV)操作时的老化性能劣化。

背景技术

功率金属氧化物半导体场效应晶体管(MOSFET)器件是在本领域技术人员熟知的众多电路应用中使用的常规晶体管开关器件。在功率集成电路中，效率主要与功率管理电路有关，特别是与功率MOS及其驱动器有关。该观察对于低功率应用或操作条件、以及高功率应用或操作条件二者均有效。实际上：在低功率条件下，主要功率损耗之一与功率MOS及其驱动级的开关损耗有关；并且在高功率条件下，功率耗散的主要贡献与在功率MOS级上的焦耳耗散有关。因此，在这些电路应用中非常重要的是，优化功率MOS的尺寸，并且以完整关系(complete relationship)来优化将控制功率MOS的操作的驱动器电路的尺寸。

在选择功率器件时所考虑的第一个标准是评估最大电压，并且选择器件本身的正确电压等级，最大电压将施加在功率MOS的导电端子之间。如本领域中已知的，功率MOS器件的额定电压或容量的两个限制针对给定的技术平台而被限定：最大操作电压(MOV)：其标识了一最大电压，直到该最大电压，器件将工作而没有任何劣化或损坏；以及绝对最大额定值(AMR)：其标识了在其处器件将肯定损坏的最大电压。AMR电压大于或至少等于MOV。

当功率器件在MOV与AMR电压之间工作时，该器件将受一些劣化的影响，但没有任何妨碍器件的正常操作的损坏。在功率MOS器件的特定情况下，当器件在高于MOV工作时，该器件将在泄漏电流增加(当晶体管开关关断时)和电阻值劣化(当晶体管开关接通时)方面受到影响。这些影响在器件的寿命期间发生，并且可以通过执行老化仿真(诸如，其中一些参数被改变来评估在例如10年的时间段上的器件寿命期间的性能劣化)来评估影响。

通常，有效的是，在单位面积的电阻率方面，较低电压的MOS具有比较高电压的MOS好的特性，并且因此可以利用较小的面积和对应的较小的驱动级的寄生电容，来达到相同的Rdson性能。出于这些原因，较低电压的MOS可以保证在低功率和高功率条件中较佳的效率。在性能优化过程中，最佳解决方案是使用适合正在开发的应用的最低可能电压的MOS。

通常，针对功率级MOS选择，存在两种典型且可能的场景：使用具有高于最大应用电压的MOV、且具有高于最大应用电压的AMR电压的功率MOS；或使用具有高于最大应用电压的AMR电压、但具有低于最大电压的MOV的功率MOS。

考虑第一种场景，假设具有相同的Rdson目标规格，则该目标通过使用较大的功率MOS而可实现。这种器件将占用芯片上较多的硅面积，并且还将需要使用较大的驱动器电路，这也会影响器件的总占用面积。由于使用较大的功率MOS导致的另一个性能损失与由于较高寄生电容导致的驱动器功耗的增加有关。总之，使用具有均高于最大施加电压的MOV电压和AMR电压的功率MOS导致硅面积的增加，并且导致更高的开关功耗。