[发明专利]存储器读取速度调节电路

权利要求书

1.一种存储器读取速度调节电路，其特征在于，其包括主控制器、读控制电路；

所述读控制电路包括读操作控制器、读操作电路、时钟控制电路、内部标志寄存器；

所述主控制器，当其自调节操作使能端为触发状态时，则发送粗调操作使能信号到所述读操作控制器；发出粗调操作使能信号后如果接收到输出配置偏慢信号，则输出调快的读控制配置信息到存储器的读电路，控制存储器的读电路的读速度配置加快，并再次发送粗调操作使能信号到所述读操作控制器；

所述读操作控制器，当接收到粗调操作使能信号，则发送粗调执行使能信号到所述读操作电路及时钟控制电路；

所述时钟控制电路，当接收到粗调执行使能信号，在随后第一个系统时钟脉冲触发沿发送采集脉冲到所述读操作电路，在随后第二个系统时钟脉冲触发沿发送读脉冲到所述内部标志寄存器及存储器读电路；

所述内部标志寄存器，当读脉冲触发沿到来时设置为1，当接收到存储器的读电路反馈的读操作完成脉冲时清0；

所述读操作电路，接收到读操作控制器发来的粗调执行使能信号后，如果接收到时钟控制电路发来的采集脉冲，则发送粗读地址到所述存储器读电路；

所述读操作电路，发送粗读地址经过一个系统时钟周期后，如果所述内部标志寄存器为0，则输出配置满足信号到所述主控制器，否则输出配置偏慢信号到所述主控制器；

所述存储器读电路，接收到粗读地址后，在接收到读脉冲时按照粗读地址读取数据，读取完毕后，输出读操作完成脉冲到所述内部标志寄存器。

2.根据权利要求1所述的存储器读取速度调节电路，其特征在于，

所述主控制器发出粗调操作使能信号后，如果接收到输出配置满足信号，则结束粗调阶段进入精调阶段，发送精调操作使能信号到所述读操作控制器；随后如果接收到输出配置偏快信号，则输出调慢的读控制配置信息到存储器的读电路，控制存储器的读电路的读速度配置减慢，并再次发送精调操作使能信号到所述读操作控制器；

所述读操作控制器，当接收到精调操作使能信号，则发送精调执行使能信号到所述读操作电路及时钟控制电路；

所述时钟控制电路，当接收到精调执行使能信号，在随后第一个系统时钟脉冲触发沿发送采集脉冲到所述读操作电路，在随后第二个系统时钟脉冲触发沿发送读脉冲到所述内部标志寄存器及存储器读电路；

所述读操作电路，接收到精调执行使能信号后，如果接收到时钟控制电路发来的采集脉冲，则发送精读地址到所述存储器读电路；

所述读操作电路，发送精读地址经过一个系统时钟周期后，如果所述存储器读电路读取的数据同参考数据一致，则输出配置满足信号到所述主控制器，否则输出配置偏快信号到所述主控制器；

所述存储器的读电路，接收到精读地址后，在接收到读脉冲时按照精读地址读取数据并发送到所述读操作电路，读取完毕后，输出读操作完成脉冲到所述内部标志寄存器。

3.根据权利要求1所述的存储器读取速度调节电路，其特征在于，

所述主控制器，能够通过其精确速度控制端设置为标准读模式、高速读模式；

所述主控制器，进入精调阶段发送精调操作使能信号到读操作控制器后，当接收到输出配置满足信号：

如果设定为标准读模式，则标准读模式下的精调完成，以当前的读控制配置信息作为标准读控制配置；

如果设定为高速读模式，则输出调快的读控制配置信息到存储器的读电路，控制存储器的读电路的读速度配置加快，并再次发送精调操作使能信号到所述读操作控制器，直到主控制器接收到输出配置偏快信号，则高速读模式下的精调完成，以前一次的读控制配置信息作为高速读控制配置；

高速读控制配置下的存储器的读电路的读取速度快于标准读控制配置下的存储器的读电路的读取速度。

4.根据权利要求3所述的存储器读取速度调节电路，其特征在于，

所述主控制器，进入精调阶段发送精调操作使能信号到读操作控制器后，当接收到输出配置偏快信号，则输出调慢的读控制配置信息到存储器的读电路，控制存储器的读电路的读速度配置减慢，并再次发送精调操作使能信号到所述读操作控制器，直到主控制器接收到输出配置满足信号，则精调完成，以当前读控制配置信息作为当前读模式的读控制配置。