[发明专利]一种位线电压的控制电路及Nand Flash在审
申请号: | 201810785311.1 | 申请日: | 2018-07-17 |
公开(公告)号: | CN110729015A | 公开(公告)日: | 2020-01-24 |
发明(设计)人: | 马思博;陈俊;舒清明 | 申请(专利权)人: | 西安格易安创集成电路有限公司;合肥格易集成电路有限公司;北京兆易创新科技股份有限公司 |
主分类号: | G11C16/24 | 分类号: | G11C16/24;G11C16/30 |
代理公司: | 11319 北京润泽恒知识产权代理有限公司 | 代理人: | 莎日娜 |
地址: | 710000 陕西省西安市*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 开关管 开关模块 第一端 第一开关 数据信号 控制端 导通 高电 编程 电源 第一数据 控制电路 位线电压 线电压 对位 电路 | ||
本发明提供一种位线电压控制电路和Nand Flash,电路包括第一至第三开关管;第二电源;第一开关模块,第一端与第二开关管或地相连,当第一端与第二开关管相连时,第二端与第一开关管和第三开关管相连,当第一端与地相连时,第二端与第二开关管相连,控制端接收第一数据信号为高电平时,第一开关模块导通;第二开关模块,第一端与第二电源相连,控制端接收第二数据信号为高电平时,第二开关模块导通;第三开关模块,第一端与第二开关模块的第二端相连,控制端接收第三数据信号,第二端分别与第一开关管和第三开关管相连;当第三数据信号为高电平时,第三开关模块导通。本发明提高了慢编程时对位线电压的控制精度,有效缩短了慢编程时间。
技术领域
本发明涉及存储技术领域,特别是涉及一种位线电压控制电路和一种NandFlash。
背景技术
Nand Flash(闪存)是一种非易失存储器,Nand Flash具有改写速度快,存储容量大等优点,被广泛应用到电子产品中。随着Nand Flash的大量使用,对Nand Flash的编程性能要求也在不断提高。
如图1所示,在对Nand Flash进行编程时,随着program(编程)pulse(脉冲)的进行,越来越多的电子被注入cell(存储单元)的FG(Floating Gate,浮栅),FG的电势VFG会逐渐变低。因此,在program结束或program成功前,必须继续提升program电压VPGM,以保持FG的电势VFG与沟道电势Vchannel之差即VFG-Vchannel足够大,以写入更多的电子到相应cell的FG里。由于两个program pulse之间的program电压差DVPGM与最终编程后cell的阈值分布宽度成正相关关系,为了减小最终编程后cell的阈值分布宽度,可以将需要进行快编程cell的VFG-Vchannel降低,以实现在没有损失编程性能的同时,减小DVPGM,从而减小最终编程后cell的阈值分布宽度。
现有技术通过图2所示的位线电压控制电路来减小VFG-Vchannel。由于对cell进行program还是inhibit(屏蔽)是由cell对应BL的电压大小决定的,现有技术通过图2所示的位线电压控制电路控制BL_clamp电压V_BL_clamp’,来实现减小慢编程时位线对应cell的VFG-Vchannel,此时Vchannel可以为慢编程时位线电压V_BL_Slow_Program’。
但是,图2所示的位线电压控制电路还存在以下缺陷:
第一,由于位线是较大的容性负载,图2所示的位线电压控制电路控制精度受被选中位线的周围环境影响较大,充电速度也差异较大,很难实现对慢编程时位线电压的精确控制。
第二,位线电压用于区分3种状态(编程状态、慢编程状态和屏蔽状态),而图2所示的位线电压控制电路中直接控制位线电压的电路只有一个控制信号Data_B’,如图3所示,图2需要分两个阶段(即T1’阶段和T2’阶段)来控制慢编程时BL电压V_BL_Slow_Program’,慢编程耗时长。
发明内容
鉴于上述问题,本发明实施例的目的在于提供一种位线电压控制电路和一种NandFlash,以解决现有技术中的位线电压控制电路慢编程时位线电压控制精度低,耗时长的问题。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安格易安创集成电路有限公司;合肥格易集成电路有限公司;北京兆易创新科技股份有限公司,未经西安格易安创集成电路有限公司;合肥格易集成电路有限公司;北京兆易创新科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810785311.1/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 一种位线电压的控制电路及Nand Flash-201810785311.1
- 马思博;陈俊;舒清明 - 西安格易安创集成电路有限公司;合肥格易集成电路有限公司;北京兆易创新科技股份有限公司
- 2018-07-17 - 2020-01-24 - G11C16/24
- 本发明提供一种位线电压控制电路和Nand Flash,电路包括第一至第三开关管;第二电源;第一开关模块,第一端与第二开关管或地相连,当第一端与第二开关管相连时,第二端与第一开关管和第三开关管相连,当第一端与地相连时,第二端与第二开关管相连,控制端接收第一数据信号为高电平时,第一开关模块导通;第二开关模块,第一端与第二电源相连,控制端接收第二数据信号为高电平时,第二开关模块导通;第三开关模块,第一端与第二开关模块的第二端相连,控制端接收第三数据信号,第二端分别与第一开关管和第三开关管相连;当第三数据信号为高电平时,第三开关模块导通。本发明提高了慢编程时对位线电压的控制精度,有效缩短了慢编程时间。
- 位线电压转换驱动和电流测试电路-201610988434.6
- 赵以诚;周刚 - 中国电子科技集团公司第四十七研究所
- 2016-11-10 - 2020-01-24 - G11C16/24
- 本发明涉及位线电压转换驱动和电流测试电路,包括:主从触发器,接收输入信号,并对其采样得到的数字信号输出至电压逻辑选择驱动电路;电压逻辑选择驱动电路,接收数字信号和输入的控制信号,并通过内部锁存器存储的数据和逻辑信号的开关选择,得到驱动FLASH单元的位线和源极的电平信号;电流型灵敏放大器电路,接收电平信号进行放大并输出逻辑高低电平用于位线电压的驱动和位线电流的测试。本发明可以利用两种不同的高低电平随机驱动不同列的存储单元阵列的漏极和源极,从而减小了存储单元阵列间电容的耦合,保证了FLASH存储单元在编程、擦除操作时具有较高的可靠性,使FLASH能够快速稳定地工作,提高了整个电路系统的性能。
- 双生存储器单元互连结构-201910908144.X
- F·拉罗萨;S·尼埃尔;A·雷尼耶 - 意法半导体(鲁塞)公司
- 2015-11-26 - 2020-01-14 - G11C16/24
- 本发明涉及双生存储器单元互连结构。一种非易失性存储器(MEM1)包括存储器单元(C1,j)的行和列,存储器单元的列包括成对的双生存储器单元(C1,j、C2,j1),双生存储器单元包括共用的选择栅极(CSG1,2)。根据本发明,存储器单元的每列设置有两个位线(B1,j、B2,j+1)。相同列的相邻的双生存储器单元没有连接到相同的位线,而相同列的非双生存储器单元连接到相同的位线。
- 通过改变位线电压的多VT感测方法-201610393226.1
- 李燕龙;迪潘舒·杜塔 - 桑迪士克科技有限责任公司
- 2016-06-06 - 2019-12-03 - G11C16/24
- 本申请涉及通过改变位线电压的多VT感测方法。描述了用于同时验证两个或更多个编程状态的方法和系统。在编程验证操作期间,可以通过以下方式来同时地验证两个或更多个存储器单元阈值电压水平:将字线电压施加至多个存储器单元,将两个或更多个不同的位线电压施加至多个存储器单元、以及在两个或更多个不同的位线电压被施加至多个存储器单元的同时感测多个存储器单元。在编程验证操作期间施加的位线电压可以使第一组多个存储器单元能够在第一电压水平处被感测、同时使第二组多个存储器单元在不同于第一电压水平的第二电压水平处被感测。
- 一种用于Flash存储器的差分位线结构及其操作方法-201610850608.2
- 拜福君 - 西安紫光国芯半导体有限公司
- 2016-09-26 - 2019-11-26 - G11C16/24
- 本发明一种用于Flash存储器的差分位线结构及其操作方法,读取可靠,编程操作电压低,存储单元使用寿命长。所述结构包括一对差分位线和一个数据缓冲电路;一对差分位线包括一端分别连接数据缓冲电路的第一位线BL0和第二位线BL1;数据缓冲电路的输出端分别连接输出数据线DQ和输出反数据线DQB;第一位线BL0的另一端连接第一个存储单元Cell0,第二位线BL1的另一端连接第二个存储单元Cell1;第一个存储单元Cell0和第二个存储单元Cell1的阈值不同,且共同表示1比特信息;当第一个存储单元Cell0的阈值高,第二个存储单元Cell1的阈值低时,表示数据0或1,反之表示数据1或0。
- 非依电性内存装置及其操作方法-201510966548.6
- 黄科颖 - 华邦电子股份有限公司
- 2015-12-21 - 2019-11-26 - G11C16/24
- 本发明提供一种非依电性内存装置及其操作方法。非依电性内存装置包括非依电性记忆胞、程设电压产生电路、字线电压产生电路与共源线电压产生电路。非依电性记忆胞的控制端、第一端与第二端分别电性连接于字线、位线与共源线。程设电压产生电路提供程设电压至位线,以及检测位线的电流。字线电压产生电路提供字线电压至字线,其中字线电压的摆幅为字线高电压至字线低电压。共源线电压产生电路提供共源线电压至共源线。依据位线的电流,字线电压产生电路动态调整字线低电压,或是共源线电压产生电路动态调整共源线电压。本发明所提供的非依电性内存装置及其操作方法可以有效减少位线的漏电流。
- 专利分类