[发明专利]用于极小节距集成电路测试的设备和构造方法

说明书

公开了一种用于极小节距集成电路测试的装置，包括该装置的构造和使用的方法。该装置包括：一个或多个重分布层(RDL)的衬底、多个竖直互连通路(过孔)柱、支撑衬底的材料以及保护多个过孔柱的另一材料。使用半导体晶片制作工艺来制作该装置，有效地使得该装置能够测试具有小于50um的焊盘节距间隔的一个或多个IC裸片。

相关申请的交叉引用

本公开要求于2017年3月21日提交的美国临时专利申请序列号62/474,442的优先权，其公开内容通过引用整体并入本文。

背景技术

集成电路(IC)裸片(有时称为计算机芯片)在从晶片切割并组装在封装体中、模块中或组装为印刷电路板的一部分之前，以晶片形式进行制造和测试。晶片级IC测试是IC裸片制造工艺中的一个关键部分，在这个工艺中，不能正常运行的IC裸片可以被标识并且从制造流程中去除。来自晶片级测试的反馈可以被提供给产品设计工程师和制造工程师，以改进产品设计并且降低制造成本。晶片级IC裸片测试可以包括在高温下进行老化/应力测试以针对可靠性缺陷筛选IC裸片、功能性测试(基本功能性测试和速度测试)或IC裸片上的结构的参数测试，以监测制造工艺的控制。

常规的晶片级IC测试使用探针卡来提供在测试系统的仪器与晶片上包含的一个或多个IC裸片的测试接触点之间的电路径。探针卡一般地具有以与IC裸片的测试接触点的间隔匹配的间隔而制作的电触点或探针。通常使用探针卡接口将探针卡固定到晶片探测器，该晶片探测器相对于探针卡定位被测试的晶片，使得探针卡的特定探针与包含在晶片上的IC裸片的特定测试接触点产生电接触。一旦产生了电接触，可以使用探针卡在被测试的IC裸片与测试仪器之间交换信号。目前，探针卡制造能力限制了测试接触点的间隔，有时会对缩放IC裸片布局和尺寸施加约束。

在没有能够缩放到更小的节距的探针卡的情况下，通过测试IC裸片实现的IC裸片的质量保证以及改进IC裸片设计所需的反馈处于危险之中。随后，可能会影响IC裸片可以被集成到其中的系统的性能，诸如计算机、智能电话等。

发明内容

随着半导体制造工艺的改进，IC裸片的特征收缩并且测试接触点的密度增加。由于测试接触点的密度增加，因此需要支持小于50um的极小节距的探针卡来测试IC裸片。这种探针卡将不仅可以确保在半导体制造工艺持续改进时IC裸片的可测试性，而且还可以带来IC裸片布局和尺寸的改进，从而允许由测试接触点消耗IC裸片的最小表面积，转化成IC裸片成本节省。

公开了一种用于极小节距集成电路测试的装置，包括该装置的构造和使用的方法。该装置包括：一个或多个重分布层(RDL)的衬底、多个竖直互连通路(过孔)柱、支撑衬底的材料以及保护多个过孔柱的另一材料。该构造方法包括：将多个过孔柱制作成载体材料，将一个或多个RDL的衬底沉积在载体材料的表面上，将支撑材料沉积在衬底的表面上，通过去除载体材料使多个过孔柱露出，并且在多个过孔柱周围沉积保护性材料。使用方法包括：使集成电路(IC)裸片与该装置对准，将IC裸片接合到该装置，并且测试IC裸片，使得信号被路由通过多个过孔柱和装置的衬底。

在附图中阐述了一个或多个方面的细节，这些附图仅以例示的方式给出，并且在下面的描述中给出。根据描述、附图和权利要求，其它特征、方面和优点将变得显而易见。在各个附图中相同的附图标记和命名指示相同的元件。

附图说明

下面描述了用于极小节距IC测试的装置和构造方法的一个或多个方面的细节。描述和附图中在不同实例中使用相同的附图标记可以指示相同的元件。

图1图示了包括测试集成电路(IC)裸片的探针卡的示例环境。

图2图示了被配置用于测试IC裸片的示例探针卡的细节。

图3图示了根据一个或多个实施例的用于制作探针卡的示例方法。