[发明专利]用于极小节距集成电路测试的设备和构造方法

权利要求书

1.一种用于测试集成电路(IC)裸片的方法，所述方法包括：

将IC裸片与探针卡对准，所述探针卡包括：

衬底，所述衬底由一个或多个重分布层(RDL)制作并且具有在所述衬底的顶表面处的多个互连点；

多个竖直互连通路(过孔)柱，每个过孔柱被附接在所述衬底的底表面处，并且通过被布线穿过所述衬底的导电迹线电连接到所述顶表面处的相应互连点；

在所述衬底的所述顶表面上的衬底支撑材料，所述衬底支撑材料围绕每个互连点的周界并且暴露每个互连点；以及

围绕所述多个过孔柱的保护性材料，所述保护性材料被填充以使得所述多个过孔柱的基部由所述保护性材料保护，并且所述多个过孔柱的尖端保持被暴露；

将所述IC裸片接合到所述探针卡，所述接合使得所述多个过孔柱的所述尖端与所述IC裸片的相应测试接触点进行电接触；以及

测试所述IC裸片，所述测试使得信号通过所述探针卡的所述多个过孔柱和所述衬底被传达到所述IC裸片或从所述IC裸片被传达。

2.根据权利要求1所述的方法，其中，将所述IC裸片与所述探针卡对准是由晶片探测器使用视觉识别并且执行最佳拟合对准算法来执行的。

3.根据权利要求1所述的方法，其中，将所述IC裸片接合到所述探针卡是由晶片探测器的台执行的。

4.根据权利要求1所述的方法，其中，测试所述IC裸片包括老化/应力测试、功能性测试或参数测试。

5.根据权利要求1所述的方法，其中，所述方法在实验室环境中手动地被执行。

6.一种用于制作导电装置的方法，所述方法包括：

将多个竖直互连通路(过孔)柱制作到一定厚度的载体材料中，其中每个过孔柱：

正交地从所述载体材料的表面穿入所述载体材料中至小于所述载体材料的厚度的深度；

被电隔离；并且

是导电的；

在所述载体材料的顶表面上沉积一个或多个重分布层(RDL)的衬底，所述RDL包括多个导电迹线，每个迹线从所述衬底的底表面被布线到所述衬底的顶表面，每个迹线电连接到所述衬底的顶表面处的相应互连件；

在所述衬底的顶表面上沉积衬底支撑材料，所述衬底支撑材料围绕每个互连点的周界并且暴露每个互连点；

通过去除所述载体材料的至少一部分来使所述多个过孔柱露出；并且

在所述多个过孔柱周围填充保护性材料，所述保护性材料被填充以使得所述过孔柱的基部由所述保护性材料保护并且所述过孔柱的尖端保持被暴露。

7.根据权利要求6所述的方法，其中，制作所述多个过孔柱依赖于干法蚀刻、湿法蚀刻或激光钻孔工艺。

8.根据权利要求6所述的方法，其中，制作所述多个过孔柱依赖于化学气相沉积(CVD)或物理气相沉积(PVD)工艺。

9.根据权利要求6所述的方法，其中，沉积所述一个或多个RDL的所述衬底依赖于溅射或镀制工艺。

10.根据权利要求6所述的方法，其中，将所述衬底支撑材料沉积在所述顶表面上依赖于液体分配工艺。

11.根据权利要求6所述的方法，其中，使所述多个过孔柱露出依赖于各向同性蚀刻工艺。

12.根据权利要求6所述的方法，其中，使所述多个过孔柱露出依赖于至少一种光刻和显影操作与干法蚀刻或湿法蚀刻工艺的组合。

13.根据权利要求6所述的方法，其中，填充所述保护性材料依赖于液体分配工艺。