[发明专利]半导体集成电路装置

说明书

对采用了纳米线FET的半导体集成电路装置提供一种对制造的容易化有效的版图结构。布置有标准单元(C2)，标准单元(C2)与具有逻辑功能的标准单元(C1)相邻且不具有逻辑功能。标准单元(C1)具有纳米线FET(P11、P12、N11、N12)，纳米线FET(P11、P12、N11、N12)具有纳米线(11、12、13、14)和焊盘(21、22、23、24、25、26)，标准单元(C2)具有虚设焊盘(51、52、53、54)，虚设焊盘(51、52、53、54)对电路的逻辑功能不做贡献。

技术领域

本公开涉及一种包括采用了纳米线FET(场效应晶体管：Field EffectTransistor)的标准单元(以下，有时也简称为单元)的半导体集成电路装置。

背景技术

已知：作为在半导体衬底上形成半导体集成电路的方法有标准单元方式。标准单元方式指的是以下方式，即事先将具有特定逻辑功能的基本单元(例如反相器、锁存器、触发器、全加器等)作为标准单元准备好，然后将多个标准单元布置在半导体衬底上，再用布线将这些标准单元连接起来，这样来设计LSI芯片的一种方式。

LSI的基本构成要素即晶体管通过缩小栅极长度(scaling，按比例缩小)而实现了集成度的提高、工作电压的降低以及工作速度的提高。但是，近年来，出现的问题是过度地按比例缩小会引起截止电流和功耗显著增大。为了解决该问题，人们已开始积极对立体构造晶体管进行研究，即将晶体管构造从现有的平面型变为立体型。作为立体构造晶体管之一，纳米线FET备受瞩目。

非专利文献1、2中公开了纳米线FET的制造方法之例。

非专利文献1：S.Bangsaruntip，et al.“High performance and highly uniformgate-all-around silicon nanowire MOSFETs with wire size dependent scaling”，Electron Devices Meeting(IEDM)，2009IEEE International

非专利文献2：Isaac Laucer，et al.“Si Nanowire CMOS Fabricated withMinimal Deviation from RMG Fin FET Technology Showing Record Performance”，2015Symposium on VLSI Technology Digest of Technical Papers

发明内容

-发明要解决的技术问题-

到目前为止，还没有人对采用了纳米线FET的标准单元的构造、采用了纳米线FET的半导体集成电路的版图(layout)做具体的研究。

本公开涉及一种采用了纳米线FET的半导体集成电路装置，提供对制造的容易化有效的版图结构。

-用以解决技术问题的技术方案-

本公开的第一方面是一种半导体集成电路装置，具有第一标准单元和第二标准单元，所述第一标准单元具有纳米线FET(Field Effect Transistor，场效应晶体管)且具有逻辑功能，所述第二标准单元在第一方向上与所述第一标准单元相邻布置且不具有逻辑功能，所述纳米线FET具有：沿所述第一方向延伸的一条或并排设置的多条纳米线；以及一对焊盘，一对所述焊盘分别设在所述纳米线的所述第一方向上的两端，且下表面位于比所述纳米线的下表面低的位置上，并与所述纳米线相连，所述第二标准单元具有虚设焊盘，所述虚设焊盘为对电路的逻辑功能不做贡献的焊盘。