[发明专利]具有用于锁存器冗余的电容性存储的装置和方法

权利要求书

1.一种主从存储电路，其特征在于，包括：

耦合到第一主数据存储节点的第一主部分；以及

耦合到第一从数据存储节点的第一从部分，其中所述第一主部分包括耦合到所述第一主数据存储节点的第一主锁存器或第一主电容性元件中的一个，并且所述第一从部分包括耦合到所述第一从数据存储节点的第一从锁存器或第一从电容性元件中的一个，其中如果所述第一主部分包括所述第一主锁存器，那么所述第一从部分包括所述第一从电容性元件，并且如果所述第一主部分包括所述第一主电容性元件，那么所述第一从部分包括所述第一从锁存器。

2.根据权利要求1所述的主从存储电路，其特征在于，另外包括：

耦合到第二主数据存储节点的第二主部分；以及

耦合到第二从数据存储节点的第二从部分，其中所述第二主部分包括耦合到所述第二主数据存储节点的第二主锁存器或第二主电容性元件中的一个，并且所述第二从部分包括耦合到所述第二从数据存储节点的第二从锁存器或第二从电容性元件中的一个，其中如果所述第二主部分包括所述第二主锁存器，那么所述从部分包括所述第二从电容性元件，并且如果所述第二主部分包括所述第二主电容性元件，那么所述第二从部分包括所述第二从锁存器。

3.根据权利要求2所述的主从存储电路，其特征在于，另外包括：

马勒门，所述马勒门具有耦合到所述第一从存储节点的第一输入端、耦合到所述第二从存储节点中的一个的第二输入端，以及耦合到所述主从存储电路的输出端的输出端。

4.根据权利要求1所述的主从存储电路，其特征在于，另外包括：

耦合到所述主从存储电路的输入端的第一开关；以及

耦合在所述第一主部分和所述第一从部分之间的第二开关，其中所述第一开关和所述第二开关在时钟信号的相反相位期间为关闭的。

5.根据权利要求1所述的主从存储电路，其特征在于，另外包括：

耦合到所述第一主电容性元件或所述第一从电容性元件的上拉晶体管，所述上拉晶体管具有经耦合以接收复位信号的控制电极；以及

逻辑门，所述逻辑门具有耦合到所述第一主锁存器或所述第一从锁存器的输入端的第一输入端、经耦合以接收所述复位信号的第二输入端，以及耦合到所述第一主锁存器或所述第一从锁存器的输出端的输出端。

6.一种主从存储电路，其特征在于，包括：

第一主部分，所述第一主部分具有耦合在所述主从存储电路的输入端和第一主数据存储节点之间的第一主锁存器；

第一从部分，所述第一从部分耦合到第一从数据存储节点，并且具有耦合到所述第一从数据存储节点的第一从电容性元件；

第二主部分，所述第二主部分具有耦合在所述主从存储电路的输入端和第二主数据存储节点之间的第二主锁存器；以及

第二从部分，所述第二从部分耦合到第二从数据存储节点，并且具有耦合到所述第二从数据存储节点的第二从电容性元件，其中：

在时钟信号的第一相位期间，所述第一主部分和所述第二主部分处于透明相，并且所述第一从部分和所述第二从部分处于保持相，在所述保持相中，所述第一电容性元件和所述第二电容性元件被配置成存储所述第一从存储节点和所述第二从存储节点的状态。

7.根据权利要求6所述的主从存储电路，其特征在于，在时钟的第二相位期间，所述第一从部分和所述第二从部分处于所述透明相，并且所述第一主部分和所述第二主部分处于所述保持相。

8.根据权利要求6所述的主从存储电路，其特征在于，另外包括：

第一开关，所述第一开关耦合在所述主从存储电路的所述输入端和所述第一主锁存器之间；

第二开关，所述第二开关耦合在所述第一主存储节点和所述第一从存储节点之间；

第三开关，所述第三开关耦合在所述主从存储电路的所述输入端和所述第二主锁存器之间；以及

第四开关，所述第四开关耦合在所述第二主存储节点和所述第二从存储节点之间，其中在所述时钟信号的所述第一相位期间，所述第一开关和所述第三开关为关闭的，并且所述第二开关和所述第四开关是打开的，以及在所述时钟信号的第二相位期间，所述第一开关和所述第三开关是打开的，并且所述第二开关和所述第四开关是关闭的。