[发明专利]双位3T高密度MTPROM阵列及其操作方法

权利要求书

1.一种多次可编程位单元，包括：第一FET晶体管与第二FET晶体管具有第一共同连接，且该第二FET晶体管与第三FET晶体管具有第二共同连接，该第一与第二相连的FET晶体管可编程以储存第一位值，且该第二FET与该第三相连的FET晶体管可编程以储存第二位值，其中，该第一FET晶体管呈现低阈值电压值，该第二FET晶体管呈现高阈值电压值以及该第三FET晶体管呈现低于该高阈值电压值的低阈值电压值，其中：

该第一FET晶体管的第一终端与通过第一列写入开关装置耦接的第一位线导体连接；

该第三FET晶体管的第二终端与通过第四列写入开关装置耦接的第二位线导体连接；

该第二共同连接由该第二FET晶体管的第二终端与该第三FET晶体管的第一终端之间的连接形成，且第三列写入开关装置用以将该第二共同连接选择性连接至第一补位线导体；以及

该第一共同连接由该第一FET晶体管的第二终端与该第二FET晶体管的第一终端之间的连接形成，且第二列写入开关装置用以将该第一共同连接选择性连接至第二补位线导体。

2.如权利要求1所述的多次可编程位单元，其中，当编程该多次可编程位单元中的位值时，将该第二FET晶体管用作该第一FET晶体管及该第三FET晶体管的局部参考电压。

3.如权利要求2所述的多次可编程位单元，其中，各该第一、第二及第三FET晶体管具有相应的栅极终端以与为激活该多次可编程位单元而配置的字线导体元件连接。

4.如权利要求1所述的多次可编程位单元，其中，各该第一、第二、第三及第四列写入开关装置提供与感测放大器的相应切换连接，以感测该多次可编程位单元的位值，

该第一及第三列写入开关装置分别将该第一位线导体及第一补位线导体选择性连接至该感测放大器，以感测该多次可编程位单元的第一储存位值；或者

该第四及第二列写入开关装置分别将该第二位线导体及第二补位线导体选择性连接至该感测放大器，以感测该多次可编程位单元的第二储存位值。

5.如权利要求4所述的多次可编程位单元，还包括：

另一开关装置，用以通过第一源线导体将该第一共同连接选择性连接至供应电压源，该供应电压源用以在该第一FET晶体管及第二FET晶体管中写入该第一储存位值时偏置该第一共同连接；以及

另一开关，通过第二源线导体连接该第二共同连接与该供应电压源，该供应电压源用以在该第二FET晶体管及该第三FET晶体管中写入该第二储存位值时偏置该第二共同连接。

6.如权利要求4所述的多次可编程位单元，其中，至少两个多次可编程位单元与字线导体元件连接以形成多次可编程位单元阵列，该多次可编程位单元阵列包括：

多路复用器装置，分别自各该两个多次可编程位单元接收作为输入：

该第一位线导体及该第一补位线导体，或者

该第二位线导体及该第二补位线导体；

该感测放大器感测在单元第一位线导体及该第一补位线导体所储存的电压值；或者

该感测放大器感测在单元第二位线导体及在相应第二补位线导体所储存的电压值。

7.如权利要求2所述的多次可编程位单元，其中，该第一位值及第二位值分别具有将要储存于该多次可编程位单元中的默认第一值，其中，在该多次可编程位单元中，通过提升该第一及第三FET晶体管的阈值电压值高于该第二FET晶体管的阈值电压值可独立编程各该第一及第二位值以储存相反的位值。