[发明专利]布线基板的制造方法以及布线基板

说明书

技术领域

本发明涉及布线基板的制造方法以及布线基板。

背景技术

日本特开平9-321434号公报中记载了用于电子部件安装的多层布线基板的现有例。多层布线基板具有配置于芯基板两面的多个绝缘层以及多个布线层。在这种布线基板中，例如在芯基板的各个面上设置相同数量的绝缘层以及布线层。在布线基板的上表面形成保护膜，从该保护膜的开口露出的布线图案的一部分作为用于将半导体装置（LSI）等电子部件连接的电极使用。从形成于布线基板的下表面的保护膜的开口露出的布线图案的一部分作为将布线基板连接到安装基板上的电极使用。

上述的布线基板、例如在芯基板的上方搭载半导体芯片并在芯基板的下方连接安装基板的布线基板中，在上方和下方之间，在布线图案的布线密度方面产生差。该密度差是布线基板翘曲的要因之一。产生了翘曲的布线基板会阻碍将布线基板的电极和半导体装置的电极相互连接。也就是说，引起布线基板与半导体装置之间的连接不良。

发明内容

本发明的目的在于，提供一种可减少连接不良的布线基板制造方法以及布线基板。

为了实现上述目的，本发明的一种方式，提供一种布线基板的制造方法，包括：在芯基板的第1面上交替层积多个第1布线图案和多个第1绝缘层，在所述芯基板的位于所述第1面相反侧的第2面上交替层积多个第2布线图案和多个第2绝缘层，将所述第2绝缘层之中的最外层的第2绝缘层除外的所述第2绝缘层的数量与所述第1绝缘层的数量不同；在所述第1绝缘层之中的最外层的第1绝缘层上形成通孔，使所述第1布线图案之中的最外层的第1布线图案的一部分露出；将所述最外层的第2绝缘层薄化，使所述第2布线图案之中的最外层的第2布线图案露出；形成第1晶种层和第2晶种层，所述第1晶种层将所述最外层的第1绝缘层、所述露出的最外层的第1布线图案、以及所述通孔的内表面覆盖，所述第2晶种层将所述最外层的第2绝缘层以及所述露出的最外层的第2布线图案覆盖；形成第1抗蚀层和第2抗蚀层，所述第1抗蚀层将所述第1晶种层覆盖并且在与所述通孔对应的位置具有开口，所述第2抗蚀层将所述第2晶种层覆盖；利用所述第1晶种层，在所述通孔内形成电柱，在所述最外层的第1绝缘层上形成通过所述电柱与所述最外层的第1布线图案连接的布线图案；以及将所述第1抗蚀层和所述第2抗蚀层去除，将在所述最外层的第1绝缘层上露出的所述第1晶种层和所述第2晶种层去除。

本发明的另一方式，通过一种布线基板的制造方法，包括：在芯基板的第1面上交替层积多个第1布线图案和多个第1绝缘层，在所述芯基板的位于所述第1面相反侧的第2面上交替层积多个第2布线图案和多个第2绝缘层，将所述第2绝缘层之中的最外层的第2绝缘层除外的所述第2绝缘层的数量与所述第1绝缘层的数量不同；在所述第1绝缘层之中的最外层的第1绝缘层上形成通孔，使所述第1布线图案之中的最外层的第1布线图案的一部分露出；在所述通孔内形成电柱，并且在所述最外层的第1绝缘层上形成通过所述电柱与所述最外层的第1布线图案连接的布线图案；将所述最外层的第2绝缘层薄化，使所述第2布线图案之中的最外层的第2布线图案露出。

本发明的又一方式，提供一种布线基板，具备：芯基板，包含第1面和该第1面相反侧的第2面；在所述芯基板的所述第1面上交替层积的多个布线图案和多个绝缘层；在所述芯基板的所述第2面上交替层积的多个布线图案和多个绝缘层，在所述第2面上层积的所述绝缘层的数量比在所述第1面上层积的绝缘层的数量少；以及绝缘膜，将层积在所述第2面上的所述绝缘层之中的最外层的绝缘层的表面覆盖，并且使层积在所述第2面上的所述布线图案之中的最外层的布线图案的表面露出。

根据本发明的结构，能够提供一种可减少连接不良的布线基板的制造方法以及布线基板。

通过以下说明结合附图示例性地阐释本发明的原理，将清楚本发明的其它方面和优点。

通过参考目前优选实施例的以下说明及其附图可最好地理解本发明及其目的和优点。

附图说明

图1是表示半导体装置的概略剖视图。

图2A～2D、3A-3E、以及4A～4E是表示布线基板的制造工序的概略剖视图。

图5A～5C是表示其他布线基板的制造工序的概略剖视图。

图6是表示其他布线基板的概略剖视图。

图7是表示其他布线基板的概略剖视图。

具体实施方式

下面参照附图来说明一实施方式。并且，附图用于说明概要结构，并不表示实际的大小、比率。