[实用新型]绝缘栅双极型晶体管

说明书

技术领域

本实用新型涉及一种晶体管，尤其是通过将栅极电极形成为条状，由此来实现能够耐高圧且栅极容量小的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。 

背景技术

现有技术的绝缘栅双极型晶体管，例如日本特开2009-152364号专利公报中记载的绝缘栅双极型晶体管。如图1所示，该绝缘栅双极型晶体管的半导体单元1具有层间绝缘膜12，该层间绝缘膜12具有：延伸部121，其覆盖在栅极电极116上，并在第2方向(Y方向)上延伸；连结部122，其在第2方向上以一定间隔连结在第1方向(X方向)上相邻的各个延伸部121；以及由延伸部121和连结部122规定出来的开口部123，在该开口部123中，露出基极区域112的主面和射极区域113的主面。并且，连结部122下面的在第2方向上的第2宽度的尺寸122W，设定得比在该层间绝缘膜12的延伸部121下面的射极区域113的在第1方向上的第1宽度的尺寸121W大。 

在上述的结构中，当121W的宽度小时，会出现在该部分容易折断的缺陷。 

实用新型内容

本实用新型的目的在于提供一种绝缘栅双极型晶体管，使得其栅极沟槽结构不易折断。 

为了实现上述目的，本实用新型提供了一种绝缘栅双极型晶体管，其具有：半导体衬底，其具有第1主面以及第2主面并且在所述第1主面上还具有多个沟槽；射极电极，其配置在所述第1主面上；集电极电极，其配置在所述第2主面上；绝缘膜，其配置在所述沟槽的壁面上； 栅极电极，其配置在所述沟槽中；以及层间绝缘膜，其形成在所述沟槽上方，并处于所述射极电极和所述沟槽间， 

所述半导体衬底具有：第1导电型的集电极区域，其配置成在所述第2主面上露出；第2导电型的漂移区域，其配置在所述集电极区域的上方；第1导电性的基极区域，其配置在所述第2导电型的漂移区域的上方；以及第2导电型的射极区域，其邻接配置在与所述第1导电型的基极区域并且在所述第1主面上露出，所述沟槽具有比从所述第1主面起到所述第1导电型的基极区域的下部更深的深度， 

在所述沟槽间，形成凹陷部，使得所述射极区域和所述第1导电型的基极区域露出，所述凹陷部由第1凹陷部和第2凹陷部构成，所述凹陷部具有在所述第1凹陷部的底部的内侧设置有比所述第1凹陷部的宽度窄的第2凹陷部的结构。 

本实用新型还提供了一种绝缘栅双极型晶体管，其具有： 

半导体衬底，其具有第1主面以及第2主面并且还具有在所述第1主面上并行延伸的多个沟槽；射极电极，其配置在所述第1主面上；集电极电极，其配置在所述第2主面上；绝缘膜，其配置在所述沟槽的壁面上；栅极电极，其配置在所述沟槽中；以及层间绝缘膜，其形成在所述沟槽上方，并处于所述射极电极和所述沟槽间， 

所述半导体衬底具有：第1导电型的集电极区域，其配置成在所述第2主面上露出；第2导电型的漂移区域，其配置在所述集电极区域的上方；第1导电性的基极区域，其配置在所述第2导电型的漂移区域的上方；以及第2导电型的射极区域，其邻接配置在与所述第1导电型的基极区域并且在所述第1主面上露出，所述沟槽具有比从所述第1主面起到所述第1导电型的基极区域的下部更深的深度， 

在所述沟槽间，形成凹陷部，使得所述射极区域和所述第1导电型的基极区域露出，所述凹陷部由第1凹陷部和第2凹陷部构成，所述凹陷部具有在所述第1凹陷部的底部的内侧设置有比所述第1凹陷部的宽度窄的第2凹陷部的结构。 

通过本实用新型的2阶段的凹陷部的结构，使得其栅极沟槽结构不 易折断。 

附图说明

图1是现有技术的绝缘栅双极型晶体管的结构示意图。 

图2是本实用新型的实施例一的绝缘栅双极型晶体管的局部截面图。 

图3是本实用新型的实施例一的绝缘栅双极型晶体管的结构示意图。 

图4是本实用新型的实施例一的绝缘栅双极型晶体管的俯视结构示意图。 

图5是本实用新型的实施例一的绝缘栅双极型晶体管的沟槽排列形态的结构示意图。 

图6是本实用新型的实施例二的绝缘栅双极型晶体管的结构示意图。 

图7是本实用新型的实施例三的绝缘栅双极型晶体管的结构示意图。 

图8是本实用新型的实施例四的绝缘栅双极型晶体管的结构示意图。 

具体实施方式

实施例一