[发明专利]改进分栅存储器的擦除及编程性能的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种改进分栅存储器的擦除及编程性能的方法。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。

闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。

随着电子产品的发展，对存储器擦除及编程性能有着越来越高的要求，从而希望能够提供一种更好地改进分栅存储器的擦除及编程性能的方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改进分栅存储器的擦除及编程性能的方法。

为了实现上述技术目的，根据本发明，提供了一种改进分栅存储器的擦除及编程性能的方法，其包括：叠层形成步骤，用于在衬底上依次形成栅极氧化物层、浮栅多晶硅层和氮化硅层；氮化硅光刻步骤，用于在氮化硅层上布置光刻胶并对光刻胶进行光刻；氮化硅刻蚀步骤，用于利用光刻后的光刻胶对氮化硅层进行刻蚀，从而露出浮栅多晶硅层的分栅存储器的浮栅尖端形成区域及其中间区域；注入步骤，用于以氮化硅层为掩膜对分栅存储器的浮栅尖端形成区域进行倾斜离子注入，从而使浮栅尖端形成区域的多晶硅刻蚀速率大于中间区域的多晶硅；浮栅多晶硅坡度刻蚀步骤，用于对浮栅多晶硅进行各向同性的刻蚀。

优选地，所述改进分栅存储器的擦除及编程性能的方法还包括：浮栅侧墙淀积步骤，用于沉积浮栅侧墙层；浮栅侧墙刻蚀步骤，用于对浮栅侧墙层进行刻蚀，从而在凹槽的侧壁上形成浮栅侧壁；浮栅侧墙湿法蚀刻步骤，用于对浮栅侧墙进行湿法蚀刻；浮栅多晶硅蚀刻步骤，用于浮栅多晶硅层的凹槽区域进行进一步刻蚀，从而刻蚀掉中间区域的浮栅多晶硅。

优选地，所述倾斜离子注入包括分别形成第一注入区和第二注入区的第一倾斜离子注入和第二倾斜离子注入，并且第一倾斜离子注入和第二倾斜离子注入相对于竖直方向对称布置，由此使得分栅存储器的浮栅尖端形成区域中形成的第一注入区和第二注入区对称布置。

优选地，第一倾斜离子注入和第二倾斜离子注入均与竖直方向成合适的角度。

优选地，第一倾斜离子注入A1和第二倾斜离子注入A2均与竖直方向成45°。

优选地，第一倾斜离子注入和第二倾斜离子注入的注入离子和注入能量相同。

优选地，第一倾斜离子注入和第二倾斜离子注入的注入离子为能加快刻蚀速率的离子。

与现有技术的分栅存储器制造过程制成的分栅存储器单元相比，根据本发明实施例的改进分栅存储器的擦除及编程性能的方法制成的分栅存储器单元的尖端形成区域的多晶硅厚度较小可降低浮栅尖端的高度，从而改进分栅存储器的擦除及编程性能，中间区域较厚的多晶硅则可降低在浮栅多晶硅刻蚀步骤时衬底被侵蚀的风险。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1至图7示意性地示出了根据现有技术的分栅存储器制造过程的各个步骤。

图8示意性地示出了根据本发明实施例的改进分栅存储器的擦除及编程性能的方法的注入步骤。

图9示意性地示出了根据本发明实施例的改进分栅存储器的擦除及编程性能的方法的浮栅多晶硅坡度蚀刻步骤。

图10示意性地示出了根据现有技术的分栅存储器制造过程制成的分栅存储器单元与根据本发明实施例的改进分栅存储器的擦除及编程性能的方法制成的分栅存储器单元的对比。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。