[发明专利]用于外围组件的高优先级命令队列

说明书

技术领域

本发明涉及集成电路领域，更具体而言，涉及集成电路中的外围组件中的命令处理。

背景技术

在具有大量的数据带宽的外围接口控制器中，会发生的挑战之一是从外部处理器向外围接口控制器提供控制输入。通常，在外围接口控制器和存储器之间传输数据的到外围控制器的相同内部接口被用来从外部处理器（例如，通过向外围接口控制器中的控制寄存器的一系列写入）提供控制输入。当发生数据传输时，存储器到外围接口可以充满着数据传输。相应地，为下一组数据传输安排的控制输入可以有效地锁定，直到完成当前数据传输。在正在提供控制输入期间，外围接口控制器所控制的外部外围接口可以是空闲的。

一种用于减少外围设备到存储器接口上的争用的机制是在外围接口控制器中包括处理器，执行程序以控制外围接口控制器硬件。然而，这样的机制在许多方面是昂贵的：就金钱而言，获取处理器（要么作为分离的组件或者作为可以被合并到外围接口控制器设计中的知识产权）；就当包括处理器时由外围接口控制器占据的空间而言；以及就由处理器消耗的电能而言。另外，要被执行的程序存储在系统存储器中，如此指令取出会与外围设备到存储器接口上的数据传输竞争。

另外，在启动给定数据传输之后标识执行更重要的（或更高优先级的）数据传输的需求的情况下，中断一个数据传输以执行另一个数据传输是复杂的。

发明内容

在一个实施例中，集成电路包括被配置成控制集成电路的外部接口的外围组件。例如，外围组件可以是诸如闪速存储器接口单元之类的存储器接口单元。到外围组件的内部接口可以在去往/来自外部接口的数据传输以及到外围组件的控制通信之间共享。外围组件可包括被配置成存储一组命令以在接口上执行传输的低优先级命令队列。另外，外围组件还可包括被配置成存储第二组命令以在接口上执行传输的高优先级命令队列。低优先级队列中的命令可包括标识该组命令可以被中断以执行第二组命令的点的指示。控制电路可以耦合到低优先级命令队列，并可以读取命令并与接口控制器进行通信，以响应于命令，导致接口上的传输。另外，控制电路还可以响应于指示，中断对来自低优先级队列的命令的处理，并可以处理来自高优先级命令队列的命令。

在一个实施例中，通过第二组命令来表示的高优先级传输可以比首先需要低优先级队列是空的情况更快执行。另外，通过在可中断的点中断低优先级传输，当高优先级传输完成时，低优先级传输可以恢复。在高优先级传输之前发生的处理可以正确地完成，而不必重复。

附图说明

下面的详细描述参考了将简短地描述的各个附图。

图1是集成电路、存储器，以及闪速存储器的一个实施例的框图。

图2是图1中所示出的闪速存储器接口的一个实施例的框图。

图3是示出了图2中所示出的闪速存储器接口控制电路的一个实施例响应于接收到写入操作的操作的流程图。

图4是示出了由闪速存储器接口控制电路所支持的命令的一个实施例的表。

图5是图2所示出的闪速存储器接口控制电路的一个实施例响应于从低优先级命令先进先出缓冲器（FIFO）读取命令的操作的流程图。

图6是图2所示出的闪速存储器接口控制电路的一个实施例响应于从高优先级命令先进先出缓冲器（FIFO）读取命令的操作的流程图。

图7是宏存储器的示例使用的框图。

图8是示出了由图1所示出的处理器的一个实施例所执行的闪速存储器接口码的一个实施例的操作的流程图。

图9是包括图1中所示出的设备的系统的一个实施例的框图。

图10是计算机可访问的存储介质的一个实施例的框图。

尽管本发明可以具有各种修改和替代形式，但是此处将通过附图中的示例显示特定实施例，并进行详细描述。然而，应了解附图和对附图的详细描述不意图将本发明限于所公开的特定形式，相反地，意图是可以涵盖如所附权利要求所定义的、落入本发明的精神和范围内的所有修改、等效内容和替代方案。此处所使用的标题只用于组织目的，不用于限制说明书的范围。如在本申请全篇中所使用的，词语“可以”用于许可的意义（即，表示具有可能性做某事），而不是强制性的意义（即，表示必须）。类似地，词语“包括”表示“包括”，但不限于此。