[发明专利]用于外围组件的高优先级命令队列有效
申请号: | 201210315073.0 | 申请日: | 2012-08-30 |
公开(公告)号: | CN102968289A | 公开(公告)日: | 2013-03-13 |
发明(设计)人: | D·P·罗斯;D·C·李 | 申请(专利权)人: | 苹果公司 |
主分类号: | G06F5/08 | 分类号: | G06F5/08 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 李玲 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 外围 组件 优先级 命令 队列 | ||
1.一种控制集成电路中的外部接口的设备,所述设备包括:
被配置成存储第一多个命令的第一命令队列,其中所述第一命令队列进一步被配置成存储一个或多个指示,所述指示标识所述第一多个命令内的准许中断所述第一多个命令的点;以及
被配置成存储第二多个命令的第二命令队列;以及
耦合到所述第一命令队列和所述第二命令队列的控制电路,以及其中所述控制电路被配置成响应于检测到所述第二命令队列中的至少第二命令,中断对被标识为可中断的点的第一命令处的所述第一多个命令的处理,以及其中所述控制电路被配置成响应于所述中断,启动对所述第二命令的处理。
2.如权利要求1所述的设备,其中,所述一个或多个指示是多个指示,每一个指示都与所述第一多个命令中的相应的命令相关联,并表示所述第一多个命令在所述相应的命令处是否可中断。
3.如权利要求1所述的设备,还包括:耦合到所述控制电路的多个控制寄存器,其中所述控制电路被配置成更新所述多个控制寄存器中的一个,以指出所述第二多个命令正在被处理,以及其中所述控制电路被配置成阻止对所述第一多个命令的处理,直到所述多个控制寄存器中的所述一个再次被更新,以指出对所述第一多个命令的处理将要继续。
4.一种集成电路,包括:
被配置成耦合到一个或多个存储器设备的存储器控制器;
被配置成耦合到一个或多个闪速存储器设备的闪速存储器接口单元,其中所述闪速存储器接口单元包括如权利要求1所述的设备;
耦合到所述存储器控制器以及所述闪速存储器接口单元的直接存储器访问(DMA)控制器,其中所述DMA控制器被配置成在所述存储器控制器和所述闪速存储器接口单元之间执行DMA操作;以及
耦合到所述DMA控制器的处理器,其中,所述处理器被配置成控制所述闪速存储器接口单元,以及其中来自所述处理器的通信通过所述DMA控制器和所述闪速存储器接口单元之间的互连,穿过所述DMA控制器到所述闪速存储器单元,以及其中所述互连也用于所述闪速存储器接口单元和所述存储器控制器之间的DMA操作中;
其中所述处理器被配置成向所述第一命令队列写入第一多个命令,以控制所述闪速存储器接口单元和所述一个或多个闪速存储器设备之间的第一传输,以及其中所述处理器被配置成向所述第二命令队列写入第二多个命令,以在完成所述第一传输之前控制所述闪速存储器接口单元和所述一个或多个闪速存储器设备之间的第二传输。
5.如权利要求4所述的集成电路,其中,所述第二传输比所述第一传输具有更高的优先级。
6.如权利要求4所述的集成电路,其中,所述处理器进一步被配置成检测对优先级不高于所述第一传输的第三传输的需求并将第三多个命令加载到所述第一命令队列中以执行所述第三传输。
7.一种方法,包括:
在接口控制器中处理来自第一命令队列的命令,以在外部接口上执行一个或多个传输;
检测与来自所述第一命令队列的所述命令内的第一命令相关联的指示;
在检测到所述指示的时间检测第二命令队列中的至少一个第二命令;以及
响应于检测到所述指示以及所述至少一个第二命令,中断对来自所述第一命令队列的命令的进一步的处理,以处理来自所述第二命令队列的命令。
8.如权利要求7所述的方法,还包括:写入控制寄存器以指出所述第二命令队列中的所述命令正在被处理。
9.如权利要求8所述的方法,还包括:响应于所述控制寄存器的内容,阻止对来自所述第二命令队列的命令的进一步的处理。
10.如权利要求9所述的方法,还包括:接收更新所述控制寄存器以准许继续处理所述第一命令队列中的所述命令的写入操作。
11.如权利要求10所述的方法,其中,所述写入操作是由处理器所发出的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苹果公司,未经苹果公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210315073.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:多媒体内容搜索和记录安排系统
- 下一篇:打印机和打印处理方法
- 同类专利
- 一种数据缓存方法及装置-201410542710.7
- 赵姣;赖明亮;田浩暄;常艳蕊 - 深圳市中兴微电子技术有限公司
- 2014-10-14 - 2019-07-19 - G06F5/08
- 本发明公开了一种数据缓存方法,依据信元的输入端口号将所述信元存储至对应的先入先出队列;当前第K周期确定待出队信元能够出队,调度所述待出队信元出队,获取所述待出队信元占用的拼接单元数目的实际值,将所述待出队信元以信元拼接的方式存储至与总线位宽相同的寄存器;其中,所述确定待出队信元能够出队是依据第K‑1周期的第一反压计数值小于等于第一预设门限值进行的,所述第K‑1周期的第一反压计数值根据上一个出队信元出队时占用拼接单元数目的估计值、每周期总线可传输的拼接单元数目及第K‑2周期的第一反压计数值得到。本发明还同时公开了一种数据缓存装置。
- 存储器件及操作方法-201510616617.0
- 刘逸群 - 台湾积体电路制造股份有限公司
- 2015-09-24 - 2019-07-16 - G06F5/08
- 本发明公开了存储器件及其操作方法。公开的器件,包括第一存储器模块和第二存储器模块。将第一存储器模块配置为根据第一控制信号的第一相位输出数据信号。第二存储器模块连接至第一存储器模块,并且第二存储器模块包括锁存器和非竞争锁存器。将锁存器配置为根据第二控制信号的第二相位保持接收的数据信号。非竞争锁存器根据第一控制信号和第二控制信号这两者的第二相位,将数据信号从第一存储器模块传输至锁存器。
- 一种数据处理方法及电子设备-201610076133.6
- 赵武英;周华;王小强;张徐辉 - 四川九洲电器集团有限责任公司
- 2016-02-03 - 2018-11-13 - G06F5/08
- 本发明提供一种数据处理方法及电子设备,所述电子设备包括移动通信模块,所述方法包括:通过所述移动通信模块接收另一电子设备发送的数据,并将接收到的数据存入循环队列中;确定所述循环队列中是否存在完整的数据帧,所述完整的数据帧包括帧头、帧尾和位于所述帧头和所述帧尾之间的数据部分;如果所述循环队列中存在完整的数据帧,读取所述完整的数据帧中的帧头和数据部分,并将所述完整的数据帧中的帧尾保留在所述循环队列中。本申请提供的方法用于解决现有技术中存在的,接收端的微处理器不能将短信内容完整的提取出来的技术问题。
- 一种带SIMD的高速数据格式转换部件及转换方法-201510206637.0
- 邹晓峰;童元满;李仁刚;李拓;刘金广;李国川 - 浪潮电子信息产业股份有限公司
- 2015-04-28 - 2015-07-15 - G06F5/08
- 本发明提供一种带SIMD的高速数据格式转换部件及转换方法,属于计算机技术领域,本发明包括:(1)求补码逻辑;(2)阶差计算逻辑;(3)前导1检测逻辑;(4)尾数移位逻辑;(5)舍入逻辑。基于单独的逻辑设计,并加入了SIMD操作,摆脱了传统的基于浮点加法器进行浮点与定点数据之间转换的设计方法,大大提高了信号处理中数据的转换速度和转换效率。
- 微显示技术彩色时序芯片内部储存方法及其装置-201310112383.7
- 范伟;范义;代永平;姚朋朋 - 深圳市长江力伟股份有限公司
- 2013-04-01 - 2013-08-07 - G06F5/08
- 本发明公开了一种微显示技术彩色时序芯片内部储存方法及其装置,该方法包括:A、将接收的数据按时序分成奇时序列数据和偶时序列数据;B、分别将所述奇时序列数据和偶时序列数据在对应的先入先出队列中进行缓存,读取在先入先出队列中缓存的数据,按时序将读取的奇时序列数据和偶时序列数据列分别存入对应的单数据存取端口储存器中。本发明通过先入先出队列和单数据存取端口储存器的有效结合,实现彩色时序所需要的全部储存集成在芯片内部,很好的实现了微显示技术中彩色时序数据的有效存取。
- 用于外围组件的高优先级命令队列-201210315073.0
- D·P·罗斯;D·C·李 - 苹果公司
- 2012-08-30 - 2013-03-13 - G06F5/08
- 本发明涉及用于外围组件的高优先级命令队列。在一个实施例中,外围组件可包括被配置成存储一组命令以在外围接口上执行传输的低优先级命令队列,以及被配置成存储第二组命令以在接口上执行传输的高优先级命令队列。低优先级队列中的命令可包括标识该组命令可以被中断以执行第二组命令的点的指示。控制电路可以耦合到低优先级命令队列,并可以响应于指示中断对来自低优先级队列的命令的处理,并可以处理来自高优先级命令队列的命令。
- 专利分类