[发明专利]金属互连结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属互连结构及其制作方法。

背景技术

金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能及半导体制造成本有很大影响。

金属互连结构，包括金属互连线图案及填充在其间的介电材质。两层金属互连结构的金属互连线图案间、或某层金属互连结构的金属互连线与其它金属层之间存在寄生电容，该寄生电容不利于半导体器件的性能，过大甚至会导致介电层被击穿。现有技术中，为了降低介电层的寄生电容，一般采用介电常数小的材质作为介电层。行业内，介电常数小的材质可以选择低K材质（介电常数2.0≤k≤4.0）或超低K材质（介电常数k<2.0）。然而该些材质，由于其比较松软，机械强度差，在形成大的深宽比的沟槽时，易出现开口尺寸小，沟槽内尺寸大的问题，在其内填充导电材质时会出现底部出现空洞（Void），这也会导致形成的金属互连结构的导电性变差。

针对上述问题，本发明提出一种新的金属互连结构的制作方法加以解决。

发明内容

本发明解决的问题是提出一种新的金属互连结构及其制作方法，以提供一种寄生电容小、且导电性好的金属互连结构。

为解决上述问题，本发明提供一种金属互连结构的制作方法，包括：

提供具有目标电连接区域的半导体衬底；

在所述半导体衬底上依次形成图形化的无定形碳层或光刻胶层，所述图形化的无定形碳层或光刻胶层包括垂直相连的第一区域与第二区域；

在所述半导体衬底上形成金属层；

回蚀所述金属层，保留所述图形化的无定形碳层或光刻胶层侧墙的所述金属层，去除其它区域的所述金属层，保留的所述金属层对应目标电连接区域；

去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案；

在所述金属互连线图案间填充介电材质以形成金属互连结构。

可选地，所述目标电连接区域为前层金属互连结构的导电插塞。

可选地，所述第一区域为一个，所述第二区域为一个以上（包含一个）。

可选地，所述金属层的材质为铝。

可选地，所述金属层的材质为氮化铜，回蚀所述金属层步骤后，去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案步骤前，对侧墙的所述金属层进行热处理使得氮化铜变为铜。

可选地，所述热处理的温度范围为100-300摄氏度。

可选地，去除所述图形化的无定形碳层或光刻胶层为灰化法。

可选地，所述灰化采用的气体为CO₂与CO的混合气体、N₂与H₂的混合气体中的至少一种。

可选地，在所述金属互连线图案间所填充的介电材质的介电常数k<2.0。

可选地，所述目标电连接区域形成在介电常数k<2.0的介电材质中。

基于上述制作方法，本发明还提供了一种新的金属互连结构。

与现有技术相比，本发明具有以下优点：针对介电层采用低K材质或超低K材质可能出现的导电材质填充效果不佳造成导电性变差问题，本发明提出降低金属连接结构的金属互连线图案的面积或称尺寸，换言之，降低电容上下极板的面积，上述方案是通过自对准双重图案工艺（Self aligned Double Patterning）实现的，具体地：首先在具有目标电连接区域的半导体衬底上形成图形化的无定形碳层或光刻胶层，所述图形化的无定形碳层或光刻胶层包括垂直相连的第一区域与第二区域；接着在所述半导体衬底上形成金属层；然后回蚀所述金属层，保留所述图形化的无定形碳层或光刻胶层侧墙的所述金属层，去除其它区域的所述金属层；之后去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案；可以看出，上述方法采用了侧墙构图技术（Spacer Patterning），克服了在形成沟槽过程中需要的光刻工艺由于自身衍射现象造成的沟槽尺寸极限，进而降低了形成寄生电容上下极板的面积，更重要地，由于上下极板的尺寸进行了减小，这使得上下极板有可能出现不对准的情况，这能进一步降低寄生电容。

可选方案中，所述第一区域为一个，所述第二区域为两个及其以上，这使得形成的金属互连线图案为蛇形，满足某些对金属互连结构的使用需求。

可选方案中，在所述金属互连线图案间所填充的介电材质的介电常数k<2.0，由于金属互连线图案已经形成，因而在其内填充超低K的介电材质能进一步降低寄生电容。

附图说明