[发明专利]负向电压转换电路有效
申请号: | 201210085901.6 | 申请日: | 2012-03-27 |
公开(公告)号: | CN102624376B | 公开(公告)日: | 2017-02-22 |
发明(设计)人: | 杨光军;胡剑 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电压 转换 电路 | ||
技术领域
本发明涉及集成电路技术领域,特别涉及一种负向电压转换电路。
背景技术
集成电路在运作过程中,通常需要不同的电压,而电路的输入电压通常为单一的或者是有限的,因此,在电路设计中就需要把输入电压转换为不同的正向电压或者负向电压的电路。电平转换电路被广泛应用于各种接口电路及输入输出单元中来实现电平的逻辑转换。
图1示出了现有技术中的一种典型的负向电压转换电路。如图1所示,所述负向电压转换电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5。
具体地,所述第一PMOS管P1和第一NMOS管N1构成反相器。所述第一PMOS管P1的源极连接正向电压Vcg,漏极与第一NMOS管N1的漏极在节点A连接,栅极与第一NMOS管N1的栅极相连并连接电压输入端IN;第一NMOS管N1的源极接地Gnd。第二PMOS管P2的栅极连接节点A,源极连接正向电压Vcg,漏极与第二NMOS管N2的漏极在节点B连接;第二NMOS管N2的源极连接负向电压Vn,栅极与第三NMOS管N3的漏极、第三PMOS管P3的漏极以及第四NMOS管N4的栅极在节点C连接;第三PMOS管P3的源极连接正向电压Vcg,栅极连接电压输入端IN;第三NMOS管N3的栅极连接节点B,源极连接负向电压Vn;第四NMOS管N4的源极连接负向电压Vn,漏极连接电压输出端OUT;第五NMOS管N5的栅极连接节点B,漏极连接电压输出端OUT,源极接地Gnd。
下面对图1所示的负向电压转换电路的工作原理做详细说明。
首先,假定所述电压输入端IN输入的电压范围为0~3V;正向电压Vcg为1.8V;负向电压Vn为-7V。
当电压输入端IN输入逻辑高电平“1”,例如3V时,所述第一PMOS管P1截止,第一NMOS管N1导通,从而使得由第一PMOS管P1和第一NMOS管N1组成的反相器输出逻辑低电平“0”,即节点A处的电压为逻辑低电平“0”。此时,第三PMOS管P3截止;而第二PMOS管P2上的栅极电压为逻辑低电平“0”,所述第二PMOS管P2导通,由于其源极连接正向电压Vcg(1.8V),因此其漏极上的电压,即节点B处的电压为1.8V。因此,第五NMOS管N5的栅极电压即为1.8V,所述第五NMOS管N5导通,使得其漏极上的电压为0V,即此时电压输出端OUT的输出电压为0V。
当电压输入端IN输入逻辑低电平“0”,例如0V时,所述第一PMOS管P1导通,第一NMOS管N1截止,从而使得由第一PMOS管P1和第一NMOS管N1组成的反相器输出逻辑高电平“1”,即节点A处的电压为逻辑高电平“1”。此时第二PMOS管P2截止,第三PMOS管P3导通,由于所述第三PMOS管P3的源极连接正向电压Vcg(1.8V),因此其漏极上的电压,即节点C处的电压为1.8V。因此,第四NMOS管N4的栅极电压为1.8V,所述第四NMOS管N4导通,由于其源极连接负向电压Vn(-7V),使得其漏极上的电压为-7V,即此时电压输出端OUT的输出电压为-7V。
该负向电压转换电路在电压输入端IN输入3V时,电压输入端OUT的输出电压为0V;而在电压输入端IN输入0V时,电压输入端OUT的输出电压为-7V,从而实现了负向电压的转换。
然而,在图1所示的负向电压转换电路中,MOS管的各极之间需承受较大的电压差,容易导致MOS管被击穿。
以第三PMOS管P3为例,当电压输入端IN输入逻辑高电平“1”,例如3V时,由于节点B处的电压为1.8V,因此第三NMOS管N3的栅极电压为1.8V,从而使得所述第三NMOS管N3导通,由于所述第三NMOS管N3的源极连接负向电压Vn(-7V),因此此时其漏极上的电压,即节点C处的电压为-7V。此时所述第三PMOS管P3的漏极电压即为-7V,其源极电压为1.8V,因此,所述第三PMOS管P3的漏极与源极之间的电压差为-8.8V,此电压差临近MOS管的击穿电压(通常PMOS管的击穿电压为-9V),因此容易导致第三PMOS管P3被击穿。
另一方面,图1中的负向电压转换电路中的正向电压Vcg为1.8V,而电路中的外部电源通常只提供单一的如3V的电压,那么该正向电压Vcg就需要由电压调节电路来实现,这样就增加了电路的面积,不利于电路的集成。
因此,如何避免MOS管被击穿以提高电路的可靠性以及提高电路的集成性就成为本领域技术人员亟待解决的问题之一。
发明内容
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210085901.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种利用固硫灰制备水硬性胶凝材料的方法
- 下一篇:密钥衍生方法、设备及系统