[发明专利]一种沟槽型VDMOS器件及其制造方法

说明书

技术领域

本发明涉及本导体芯片制造工艺技术领域，尤其涉及一种沟槽型VDMOS(垂直双扩散金属氧化物半导体晶体管)器件及其制造方法。

背景技术

VDMOS(垂直双扩散金属氧化物半导体晶体管)器件制造过程中进行光刻的层数，及VDMOS器件的元胞密度都对VDMOS器件的制造成本有很大影响。

现有的Trench(沟槽型)VDMOS器件的制造工艺流程中，有如下四层结构的制造需要进行光刻：

(一)制作Trench(沟槽)时，需要进行光刻；

(二)制作源区时，需要进行光刻；

(三)制作Metal(金属)与源区的Cont(接触孔)时，需要进行光刻；

(四)制作金属层时，需要进行光刻。

在制作源区和接触孔时，均需要在沟槽之间制作出相应的光刻图形。由于光刻图形本身有一定的套准精度偏差，且光刻图形本身具有一定的尺寸，另外，接触孔需要位于两个沟槽之间的中间位置，接触孔过偏会造成栅极和源极短路。所以沟槽之间的间距不能太近，也就是说器件Cell(元胞)的尺寸不能太小。

可见，现有的VDMOS制作工艺至少需要进行四层光刻，且器件的元胞密度较低，导致VDMOS的制造成本较高。

发明内容

本发明的目的是提供一种沟槽型VDMOS器件及其制造方法，以解决VDMOS制造工艺所需光刻层次多，器件元胞密度较低的问题。

本发明的目的是通过以下技术方案实现的：

一种沟槽型VDMOS器件的制造方法，包括：

在外延层上生成氧化层；

在所述氧化层的表面进行光刻，生成沟槽光刻图形；

利用所述沟槽光刻图形，刻蚀沟槽；

在所述沟槽内生成栅极结构；

去除所述氧化层，使得所述栅极结构的顶端高于所述外延层平面；

通过在所述外延层普注的方式生成体区；

通过在所述体区表层上普注的方式，生成初始源区；

利用所述栅极结构高出的侧壁，生成侧墙；

对生成侧墙后得到的器件的表面进行刻蚀，形成源区，对所述初始源区刻蚀的深度不小于所述初始源区的厚度；对所述侧墙刻蚀的深度小于所述侧墙的厚度；

在形成源区后得到的器件的表面进行自对准硅化物的制作；

制作连接所述栅极结构上覆盖的自对准硅化物的栅极金属连接线。

一种沟槽型VDMOS器件，包括：外延层，制作在所述外延层的体区，制作在所述外延层、位于所述体区表层上的源区，制作在所述外延层的沟槽，制作在所述沟槽内的栅极结构，所述栅极结构的顶端高于所述外延层平面，所述沟槽型VDMOS器件还包括：

覆盖在所述栅极结构上的硅化物；

附在所述栅极结构高出所述外延层平面部分的侧壁的侧墙，所述源区在所述侧墙的覆盖下；

用于短接所述源区和所述体区的硅化物，所述硅化物采用自对准工艺制作；

连接所述覆盖在所述栅极结构上的硅化物的栅极金属连接线。

本发明提供的VDMOS制作方法，由于在制作源区时不需要进行光刻，也不需要制作接触孔，因此，减少了光刻层数。光刻分辨率、套准精度等因素对期间工艺流程的影响与限制减小，且元胞密度可以提高，降低了制造成本。

附图说明

图1为本发明第一个实施例提供的方法流程图；

图2为本发明实施例提供的生成侧墙的方法流程图；

图3为本发明实施例提供的自对准硅化物制作的方法流程图；

图4为本发明实施例提供的VDMOS制造过程中的第一个器件剖面结构示意图；

图5为本发明实施例提供的VDMOS制造过程中的第二个器件剖面结构示意图；

图6为本发明实施例提供的VDMOS制造过程中的第三个器件剖面结构示意图；

图7为本发明实施例提供的VDMOS制造过程中的第四个器件剖面结构示意图；

图8为本发明实施例提供的VDMOS制造过程中的第五个器件剖面结构示意图；

图9为本发明实施例提供的VDMOS制造过程中的第六个器件剖面结构示意图；

图10为本发明实施例提供的VDMOS制造过程中的第七个器件剖面结构示意图；

图11为本发明实施例提供的VDMOS制造过程中的第八个器件剖面结构示意图；

图12为本发明实施例提供的VDMOS制造过程中的第九个器件剖面结构示意图；

图13为本发明实施例提供的VDMOS制造过程中的第十个器件剖面结构示意图；