[发明专利]箝位电路及箝位电压的方法

说明书

技术领域

本发明涉及电子线路领域，尤其涉及一种箝位电路及箝位电压的方法。

背景技术

随着现代通信技术的广泛应用，高速低功耗的电子设备成为市场的主流，这些设备都依赖高性能的模数转换器(Analog-Digital Conversion，简称为ADC)，特别是对速度的要求越来越高，高速ADC成为决定设备性能的关键因素。而电压比较器是模数转换电路中的重要模块，比较器的性能往往对转换器的转换速度和精度具有决定性的影响，高速比较器的设计是高速ADC设计的关键。

在相关技术中，比较器的第一级的尾电流是固定不变的，所以，第一级的电压转换速率将受到限制。其中，转换速率是比较器的输出状态产生转换所需要的时间，通常要求尽可能地短，以便实现高速比较。

图1是根据相关技术的比较器的内部电路示意图，如图1所示，节点P_Gate为比较器的第一级(即，跨导电路GM)输出的高电势节点，节点N_Gate为比较器的第一级输出的低电势节点。图2是根据相关技术的比较器的第一级输出的节点P_Gate的电压输出波形示意图，图3是根据相关技术的比较器的第一级输出的节点N_Gate的电压输出波形示意图，如图2和3所示，比较器的第一级输出的节点电压的摆幅均在V_GND与V_CC之间，即，电压处于满摆幅输出。

然而，比较器第一级输出电压的摆幅往往与比较器的延迟时间成正比，在相关技术中，比较器第一级的满摆幅电压输出势必造成比较器的延时时间比较长，进而导致电压转换速率比较低。

针对相关技术中比较器的延时时间比较长而导致电压转换速率低的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种箝位电压的方案，以至少解决上述相关技术中比较器的延时时间比较长而导致电压转换速率低的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种箝位电路。

根据本发明的箝位电路包括：第一开关控制单元，与比较器的第一级输出的高电势端相连，用于在该高电势端的电压低于第一预定值V₁时，将该高电势端的电压箝位至V_Gate1；以及第二开关控制单元，与比较器的第一级输出的低电势端相连，用于在该低电势端的电压高于第二预定值V₂时，将该低电势端的电压箝位至V_Gate2；其中，比较器的第一级输出的电压位于V_GND与V_CC之间。

优选地，第一开关控制单元为第一MOSFET，第二开关控制单元均为第二MOSFET，其中，第一MOSFET用于在上述高电势端的电压高于或等于V₁时关闭，在上述高电势端的电压低于V₁时导通，以箝位上述高电势端的电压；第二MOSFET用于在上述低电势端的电压低于或等于V₂时关闭，在上述低电势端的电压高于V₂时导通，以上述箝位低电势端的电压。

优选地，上述箝位电路还包括：第一偏置单元，与第一开关控制单元相连，且连接在上述高电势端与上述低电势端之间，用于在低电势端的电压被箝位的情况下，箝位高电势端的电压；以及第二偏置单元，与第二开关控制单元相连，且连接在上述高电势端与上述低电势端之间，用于在高电势端的电压被箝位的情况下，箝位低电势端的电压。

优选地，第一偏置单元为第三MOSFET，第一偏置单元还用于通过调整第三MOSFET的栅极电压来控制上述高电势端的最高电压值；第二偏置单元为第四MOSFET，第二偏置单元还用于通过调整第四MOSFET的栅极电压控制上述低电势端的最低电压值。

优选地，上述高电势端经过第一电流镜单元与第一开关控制单元相连，上述低电势端经过第二电流镜单元与第二开关控制单元相连，其中，第一电流镜单元为与第一开关控制单元相匹配的电流镜电路，第二电流镜单元为与第二开关控制单元相匹配的电流镜电路。

优选地，比较器为以下至少之一：P沟道MOSFET差分对比较电路、N沟道MOSFET差分对比较电路、轨至轨输入对比较电路。

为了实现上述目的，根据本发明的另一方面，还提供了一种箝位电压的方法。