[发明专利]薄膜晶体管及其制造方法

说明书

本申请是申请号为“201010205472.2”、申请日为“2010年6月10日”、发明创造名称为“薄膜晶体管及其制造方法”的专利申请的分案申请。

技术领域

本发明是有关于一种薄膜晶体管及其制造方法，且特别是有关于一种能够改善通道层信赖性(reliability)的薄膜晶体管及其制造方法。

背景技术

随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为求显示器轻、薄的特性，促使平面显示器(flat panel display，FPD)成为目前的主流。在诸多平面显示器中，液晶显示器(liquid crystal display，LCD)具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性，因此，液晶显示器深受消费者欢迎。特别是，在显示器中被大量使用到的薄膜晶体管，其结构设计或是材料的选择更是会直接影响到产品的性能。

一般来说，薄膜晶体管至少具有栅极、源极、漏极以及通道层等构件，其中可通过控制栅极的电压来改变通道层的导电性，以使源极与漏极之间形成导通(开)或绝缘(关)的状态。此外，通常还会在通道层上形成一具有N型掺杂或P型掺杂的欧姆接触层，以减少通道层与源极、或通道层与漏极间的接触电阻。在已知的薄膜晶体管中，所使用的通道层材质大多为非晶硅(amorphous silicon，a-Si)。然而，由于非晶硅薄膜晶体管的载子迁移率(carriermobility)较低，且信赖性(reliability)不佳，因此非晶硅薄膜晶体管的应用范围仍受到诸多限制。另一方面，在已知的金属氧化物半导体的薄膜晶体管中，通常会使用钼(Mo)或铜作为源极与漏极的材质。然而，钼与作为栅绝缘层的氧化物或氮化物之间的蚀刻选择比不高，因此在图案化钼金属层以形成源极与漏极时，容易造成钼残留或是过度蚀刻栅绝缘层等问题。另外，若使用铜作为源极与漏极的材质，由于铜制程需要良好的控制，因而导致制程困难度及成本的增加。

发明内容

本发明提供一种薄膜晶体管的制造方法，能够改善通道层的信赖性。

本发明提供一种薄膜晶体管，其具有金属氧化物半导体通道层。

本发明提出一种薄膜晶体管，其包括栅极、栅绝缘层、金属氧化物半导体通道层、源极及漏极。栅绝缘层覆盖栅极。金属氧化物半导体通道层配置于栅绝缘层上，其中金属氧化物半导体通道层位于栅极上方。源极及漏极配置于栅绝缘层及金属氧化物半导体通道层上，其中源极及漏极的材质包括第一图案化导体层和/或第二图案化导体层的叠层；

所述第一图案化导体层与所述第二图案化导体层为金属层，

所述第一图案化导体层具有一突出部，突出于所述第二图案化导体层侧壁，所述第二图案化导体层的面积小于所述第一图案化导体层的面积，且所述第二图案化导体层的外轮廓不超出所述第一图案化导体层的外轮廓。

在本发明的一实施例中，上述的第二图案化导体层具有倾斜侧壁(taper)。

基于上述，本发明通过分别图案化叠层的第一导体层及第二导体层来形成薄膜晶体管的源极及漏极，可以避免金属氧化物半导体通道层在源极及漏极蚀刻产生结构破坏缺陷，而获得良好的控制。此外，在形成源极及漏极之后，利用含氟及氧的气体对未被源极及漏极覆盖的金属氧化物半导体通道层进行表面处理，能够增进金属氧化物半导体通道层的信赖性，以改善元件特性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A是本发明第一实施例的主动元件阵列基板的上视示意图。

图1B是沿图1A的线段I-I’、II-II’、III-III’、IV-IV’的剖面示意图。

图2A至图2E是本发明第二实施例的主动元件阵列基板的制造流程示意图。

图3A至图3D是本发明第三实施例的主动元件阵列基板的制造流程示意图。

图4A至图4E是本发明第四实施例的主动元件阵列基板的制造流程示意图。

附图标号：

100、200、400：基板

102、202、402：栅极

104、204、404：栅绝缘层

106、206：金属氧化物半导体通道层

110d、210d、310d、410d：漏极

110s、210s、310s、410s：源极

112、214、314、414：保护层