[发明专利]金属栅极场效应晶体管及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属栅极场效应晶体管及其制作方法。

背景技术

在实际的MOSFET中，其等效电路中包括源、漏极的寄生串联电阻。每个电阻都是由三部分组成：金属与源、漏区的接触电阻；源、漏区的体电阻；当电流从源、漏区流向较薄的反型层时，与电流流动路线的聚集有关的电阻。图1到图2中分别显示了集成电路关键尺寸从100nm发展到32nm的技术节点中，NMOS和PMOS的寄生电阻的大小情况。其中可以看到，Rcsd(金属与源、漏区的接触电阻)在整个寄生电阻中所占的比重越来越大，并且其值也越来越大。所以有必要在现今的现今技术中减小Rcsd。

同时随着半导体集成电路的集成度越来越高，集成电路中组成器件的尺寸越来越小，CMOS晶体管的栅介质层的厚度也随之越来越小。半导体领域的技术人员发现65纳米工艺中晶体管的栅介质层的厚度已经不能再进一步缩小了，否则晶体管的源极、漏极之间产生的漏电流会导致晶体管无法正常工作。进而当半导体工艺进入45纳米甚至32纳米工艺时上述问题更是无法避免。

经过不断探索后人们发现，在晶体管中设置“高K栅介质层+金属栅极”构成的高K金属栅可以解决上述问题并改善半导体器件的性能。由此形成的新型晶体管结构中，高K栅介质层(这里的K用于衡量一种材料的存储电荷的能力)替代现有的栅介质层，金属栅极替代现有的多晶硅栅极。

所述金属栅通常由一种后栅工艺(gate-last approach)形成，利用后栅工艺形成金属栅极叠层时，可以减少金属栅形成之后其所在半导体器件的制作工艺，如高温处理工艺。后栅工艺的基本原理是：首先在半导体器件中形成材质为二氧化硅的栅介质层、位于栅介质层之上的多晶硅虚拟栅极(dummy poly gate)；然后沉积一层或多层层间介质层，利用化学机械抛光(CMP)工艺对层间介质层进行平坦化处理直至露出多晶硅虚拟栅极；去除多晶硅虚拟栅极，并在多晶硅虚拟栅极所在位置形成沟槽，沉积高K栅介质层，以在所述沟槽的底部及其侧壁上形成高K栅介质层，沉积金属层以使金属层填充所述沟槽，这样由金属层构成的金属栅极可以替代多晶硅虚拟栅极，高K栅介质层与金属层一起形成金属栅。

其中用作栅极材料的特定金属的选择受到许多因素的影响，例如，所希望的功函数和电阻率、栅极要接触的栅极电介质的类型(高K或其它)、栅极金属预计要承受的热负荷。并且，在已知的“双金属/双功函数”CMOS的方法中，往往希望使用适合PMOS的栅极金属(高功函数)和适合NMOS的栅极金属(低功函数)。

并且随着集成电路工艺的发展到深亚微米级，越来越小的晶体管使得集成电路中的金属互连结构中的接触孔/通孔面临着其深宽比加大的问题，这样在后续的金属化过程中，在高深宽比的通孔中填入金属的难度增大，现有的金属溅射的方式填充的方式，使得形成的通孔中的金属中不可避免的会有空洞或者裂缝。

发明内容

本发明的目的是减小金属栅极场效应晶体管的接触孔和源漏之间的接触电阻。

为实现上述目的，本发明提出一种金属栅极场效应晶体管的制作方法，采用后栅工艺形成虚拟栅极后，包括

去除所述虚拟栅极以形成开口；

在所述开口的侧壁和底部依次形成功函数金属材料层、金属阻挡层，所述功函数金属材料层、金属阻挡层未填满所述开口；

源漏区形成接触孔的通孔；

采用无极电镀的方式形成填充金属层，填满所述开口和所述接触孔的通孔。

可选的，所述填充金属层为CoWP、CoP、CoB、CoW、CoWB、CoMo、NiWB、NiWP中的一种，在所述填充金属层中中，W、B或P的质量含量为0～12％。

可选的，所述源漏极上形成接触孔之前还包括在源漏区形成金属硅化物，所述金属硅化物为NiSi或NiPtSi，其中Pt所占质量百分比为5-10％。

可选的，所述开口的侧壁为Oxide、BSG、BPSG中的一种。

可选的，所述金属阻挡层为TiN或TaN。

本发明还提出了一种金属栅极场效应晶体管，包括金属栅极和源漏区，其金属栅极包括功函数金属材料层、金属阻挡层和填充金属层，所述填充金属层和源漏区的接触孔内的填充金属相同，所述填充金属层为CoWP、CoP、CoB、CoW、CoWB、CoMo、NiWB、NiWP中的一种，其中，W、B或P的质量百分比为0～12％。

可选的，所述金属栅极还包括侧墙，所述侧墙的材质为氧化硅、BSG、BPSG中的一种。