[发明专利]嵌埋穿孔中介层的封装基板及其制法

说明书

技术领域

本发明涉及一种封装基板及其制法，尤指一种承载半导体芯片用的嵌埋穿孔中介层的封装基板及其制法。

背景技术

如图1所示，其为现有倒装芯片封装结构的剖视示意图，该封装结构的工艺先提供一具有核心板102、第一表面10a及第二表面10b的双马来酰亚胺-三氮杂苯(Bismaleimide-Triazine，BT)封装基板10，且于该封装基板10的第一表面10a形成有倒装芯片焊垫100；再借由焊锡凸块11电性连接半导体芯片12的电性连接垫120；接着，于该封装基板10的第一表面10a与该半导体芯片12之间形成底胶17，以包覆该焊锡凸块11；又于该封装基板10的第二表面10b具有植球垫101，以借由焊球13电性连接例如为印刷电路板的另一电子装置(未表示于图中)。

然而，为了增进该半导体芯片12的电性效能，所以于该半导体芯片12的后端工艺(Back-End Of Line，BEOL)中通常将采用超低介电系数(Extreme low-k dielectric，ELK)或超低介电常数(Ultra low-k，ULK)的介电材料，但该低k的介电材料为多孔且易脆的特性，以致于当进行倒装芯片封装后，在信赖度热循环测试时，将因该封装基板10与该半导体芯片12之间的热膨胀系数(thermal expansion coefficient，CTE)差异过大，导致该焊锡凸块11易因热应力不均而产生破裂，使该半导体芯片12产生破裂，造成产品可靠度不佳。

此外，随着电子产品更趋于轻薄短小及功能不断提升的需求，该半导体芯片12的布线密度愈来愈高，以纳米尺寸作单位，因而各该电性连接垫120之间的间距更小；然而，现有封装基板10的倒装芯片焊垫100的间距以微米尺寸作单位，而无法有效缩小至对应该电性连接垫120的间距的大小，导致虽有高线路密度的半导体芯片12，却未有可配合的封装基板，以致于无法有效生产电子产品。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的主要目的在于提供一种嵌埋穿孔中介层的封装基板及其制法，使封装基板可结合具有高布线密度的半导体芯片，而达到整合高布线密度的半导体芯片的目的。

本发明的另一目的在于提供一种嵌埋穿孔中介层的封装基板及其制法，可避免该半导体芯片与该穿孔中介层之间的焊锡凸块破裂，有效使产品的可靠度提升。

本发明所提供的嵌埋穿孔中介层的封装基板包括：模封层；嵌埋于该模封层中的穿孔中介层，其具有多个导电穿孔，该导电穿孔的相对两端面均外露于该穿孔中介层；嵌埋于该模封层中且设于该穿孔中介层上的线路重布层，其电性连接该导电穿孔的其中一端面；以及设于该模封层与穿孔中介层上的增层结构，其电性连接该导电穿孔的另一端面。

本发明还提供一种嵌埋穿孔中介层的封装基板的制法，其包括：提供一具有多个导电穿孔的穿孔中介层，该导电穿孔的相对两端面均外露于该穿孔中介层，又于该穿孔中介层上形成电性连接该导电穿孔一端面的线路重布层；将一模封层包覆该穿孔中介层，使该穿孔中介层与线路重布层嵌埋于该模封层中；以及于该模封层、该穿孔中介层上形成电性连接该导电穿孔另一端面的增层结构。

前述的嵌埋穿孔中介层的封装基板及其制法中，该导电穿孔的另一端面可凸出该穿孔中介层，以作为导电凸块，以供电性连接该增层结构。

由上可知，本发明嵌埋穿孔中介层的封装基板及其制法中，其借由嵌埋该穿孔中介层，使该导电穿孔的其中一端电性连接该线路重布层以电性结合间距较小的半导体芯片的电性连接垫，而另一端电性连接间距较大的增层结构的导电盲孔，使该封装基板可结合具有高布线密度的半导体芯片，而达到整合高布线密度的半导体芯片的目的。所以借由该中介层，不仅可解决缺乏可配合的封装基板的问题，且不会改变IC产业原本的供应链(supply chain)及基础设备(infrastructure)。

此外，若将半导体芯片设于该穿孔中介层上，因该穿孔中介层的热膨胀系数与半导体芯片的热膨胀系数相近，所以可避免该半导体芯片与该穿孔中介层之间的焊锡凸块破裂，有效使产品的可靠度提升。

再者，借由将该穿孔中介层嵌埋于该模封层中，可降低整体结构的厚度，且借由于该模封层的第二表面上形成增层结构，所以无需使用现有技术的核心板，也可降低整体结构的厚度。

附图说明

图1为现有倒装芯片封装结构的剖视示意图；