[发明专利]带有嵌入式伪栅电极的二极管

权利要求书

1.一种电路结构包括：

第一隔离区域；

第一伪栅电极，所述第一伪栅电极在所述第一隔离区域上并且垂直地与所述第一隔离区域重叠；

二极管的第一拾取区域，所述第一拾取区域在所述第一隔离区域的相对面上，其中所述第一拾取区域的侧壁与所述第一隔离区域的相对侧壁接触；

二极管的第二拾取区域，所述第二拾取区域在所述第一拾取区域和所述第一隔离区域的结合区域的相对面上，其中所述第一拾取区域和第二拾取区域是相反的导电类型；以及

阱区域，所述阱区域在所述第一拾取区域和所述第二拾取区域以及所述第一隔离区域下面，其中所述阱区域的导电类型与所述第二拾取区域的导电类型相同。

2.根据权利要求1所述的电路结构，其中所述第一拾取区域形成包围着所述第一隔离区域的连续拾取区域；或者其中所述第一拾取区域是通过隔离区域彼此分开的分立的区域；或者其中所述第二拾取区域形成包围着所述第一拾取区域和所述第一隔离区域的连续区域；或者

其中所述第一拾取区域是P+区域，所述第二拾取区域是N+区域，并且所述阱区域是n-阱区域；或者

其中所述第一拾取区域是N+区域，所述第二拾取区域是P+区域，并且所述阱区域是p-阱区域；或者

其中所述第一拾取区域和所述第二拾取区域中的一个与电接地连接，并且所述第一拾取区域和所述第二拾取区域中的另一个与正电源节点连接；或者

所述电路结构还包括：

第二隔离区域，所述第二隔离区域将所述第一拾取区域和所述第二拾取区域彼此分开；以及

第二伪栅电极，所述第二伪栅电极直接位于所述第二隔离区域上。

3.根据权利要求1所述的电路结构，其中所述电路结构还包括：

第二隔离区域，所述第二隔离区域将所述第一拾取区域和所述第二拾取区域彼此分开；以及

第二伪栅电极，所述第二伪栅电极直接位于所述第二隔离区域上；并且第二伪栅电极形成包围着所述第一伪栅电极的环。

4.一种电路结构包括：

第一导电类型的阱区域；

第一重掺杂区域，所述第一重掺杂区域在所述阱区域上并且与所述阱区域接触，其中所述第一重掺杂区域是与所述第一导电类型相反的第二导电类型；

第一伪栅电极，所述第一伪栅电极在所述阱区域上并且与所述阱区域重叠；

第一浅沟槽隔离(STI)区域，所述第一浅沟槽隔离区域在所述阱区域上，其中所述第一STI区域包围和接触所述第一重掺杂区域；

第二伪栅电极，所述第二伪栅电极在所述第一STI区域上并且与所述第一STI区域重叠；以及

第二重掺杂区域，其中所述第二重掺杂区域在所述阱区域上且接触所述阱区域，其中所述第二重掺杂区域是第一导电类型，并且其中所述第二重掺杂区域包围和接触所述第一STI区域。

5.根据权利要求4所述的电路结构，还包括延伸到所述阱区域中的第二STI区域，其中所述第一重掺杂区域包围和接触所述第一STI区域；或者

其中所述第一重掺杂区域包围所述阱区域的一部分，并且接触所述阱区域的一部分的侧壁；或者

其中，所述第一导电类型是n-型，并且所述第二导电类型是p-型；或者其中，所述第一导电类型是p-型，并且所述第二导电类型是n-型；或者

所述电路结构还包括多个伪栅电极，所述伪栅电极在所述第一STI区域上并且与所述第一STI区域重叠，其中，所述第二伪栅电极区域和所述多个伪栅电极与包围着所述第一重掺杂区域的环对齐。

6.根据权利要求4所述的电路结构，其中所述第一导电类型是n-型，并且所述第二导电类型是p-型，且其中所述第一重掺杂区域与电接地连接，并且所述第二重掺杂区域与正电源节点连接。

7.根据权利要求4所述的电路结构，其中所述第一导电类型是p-型，并且所述第二导电类型是n-型，且其中所述第一重掺杂区域与正电源节点连接，并且所述第二重掺杂区域与电接地连接。