[发明专利]非易失性半导体存储装置

说明书

技术领域

本发明涉及非易失性半导体存储装置。

背景技术

在非易失性半导体存储装置中，其用途分为用于较大容量存储的用途和用于小容量存储的用途。前者是例如用于存储音乐、图像等的数据、代码存储的用途，其容量在数百kbit以上。后者是用于例如(1)LAN(Local Area Network：局域网)等的地址数据或安全性所需的密码数据等的保存、(2)阻抗元件的微调(trimming)等，充其量不过数kbit的数据存储的用途。

通常所说的非易失性半导体存储装置指的是前者，在技术上也占有主流地位，而后者的应用也从很早以前就一直存在，特别是在MixedSignal IC(Integrated Circuit：集成电路)等中有需求。

但是，在技术上占有主流地位的大容量非易失性半导体存储装置中，存储单元通常是浮动栅(floating gate)和控制栅(controlgate)双方由多晶硅构成的所谓的2poly型。因此，这种存储单元由于其制造工序需要复杂的工艺，不适合用于小容量存储。

因此，用于小容量存储用途的存储单元优选为利用多晶硅构成浮动栅、利用杂质扩散区构成控制栅的所谓的1poly型结构。

例如特开平10-308461号公报、特开2001-185632号公报、特开2001-229690号公报、特开2001-257324号公报等公开了这种1poly型非易失性半导体存储装置。

但是，现有的1poly型非易失性半导体存储装置存在以下问题。为了说明其问题，首先说明典型的非易失性存储器即快闪存储器NOR型单元(2poly型)的动作。

在写入动作时，例如将施加在控制栅上的电压Vcg设定为10V，将施加在漏极上的电压Vd设定为5V，将施加在源极和背栅上的电压Vs、Vbg设定为0V。由此，借助于所谓的CHE(Channel Hot Electron：沟道热电子)向浮动栅中注入电子。

在清除动作时，例如将施加在控制栅上的电压Vcg设定为-20V，将施加在漏极上的电压Vd设定为开路，将施加在源极和背栅上的电压Vs、Vbg设定为0V。由此，在浮动栅下面的隧道氧化膜上形成高电场，借助于所谓的F-N(Fowler-Nordheim)将电子从浮动栅引至基板侧空穴积累层。

在执行该清除动作的情况下，利用深n阱区域将形成有存储单元的n型源极/漏极的p阱区域包围起来，从而可以在p阱区域(背栅)上施加正电位。由此，能够将施加在控制栅电极上的电压平分到控制栅电极和p阱区域(背栅)，可以使施加到控制栅电极层上的电压成为1/2。

在使用这种方法的情况下，清除动作时的施加条件就是Vcg＝-10V，Vd＝open，Vs、Vbg＝10V。

在读出动作时，例如将施加在控制栅上的电压Vcg设定为5V，将施加在漏极上的电压Vd设定为1V、将施加在源极和背栅上的电压Vs、Vbg设定为0V。然后，利用存储单元的阈值电压会随浮动栅的电子的积累状态发生变化的情况，根据源极-漏极之间流动的电流状况辨别存储单元的数据。

表1中表示了在上述写入、清除、读出动作时施加在各个端子上的电压的示例。

[表1]