[发明专利]MOS器件结构及其制造方法

说明书

技术领域

本发明涉及集成电路以及用于半导体器件制造的工艺。更具体地说，本发明提供了一种用于制造硅化物和非硅化物MOS晶体管结构的方法和设备，但是应该明白，本发明具有更广的应用范围。

背景技术

集成电路已从制造在硅单芯片上的少数互连器件发展到数百万的器件。现在的集成电路提供了远远超过最初想象的性能和复杂度。为了实现对复杂度和电路密度(即，能封装到给定芯片面积上的器件数目)的提高，也称作器件“几何形状”的最小的器件特征尺寸随着每一代集成电路而变小。

提高电路密度不仅提高了集成电路的复杂度和性能，还向消费者提供了更低成本的部件。集成电路或芯片的制造设备可价值数亿甚至数十亿美元。每个制造设备会具有一定的晶片产量，并且在每个晶片上会具有一定数目的集成电路。因此，通过使集成电路的单个器件更小，可在每个晶片上制造更多的器件，由此增加了制造设备的产量。由于在集成电路制造中使用的每个工艺都具有局限性，所以使器件更小很有挑战性。也就是说，给定的工艺通常仅适于确定的特征尺寸，因此，需要改变工艺或者器件布局。此外，由于器件要求越来越快的设计，在确定的传统工艺和材料中，存在着工艺限制。

具有根据给定的特征尺寸的局限性的工艺的一个例子是用于MOS晶体管器件的接触结构的形成。通常利用金属硅化物层形成这种接触结构。通常利用复杂的技术来形成这种金属硅化物层。关于传统MOS晶体管器件的这些以及其它局限性可以在本说明书中且更具体地在下文中找到。

从上面的说明可以看出，期望一种用于加工半导体器件的改进技术。

发明内容

根据本发明，提供了用于处理用于半导体器件制造的集成电路的技术。更具体地说，本发明提供了一种用于制造硅化物和非硅化物MOS晶体管结构的方法和设备，但是应该明白，本发明具有更广的应用范围。

在特定实施例中，本发明提供了一种用于制造例如CMOS图像传感器的集成电路器件的方法。该方法包括：提供半导体衬底，该衬底具有第一器件区和第二器件区。在特定实施例中，该衬底选自硅衬底、绝缘体上硅衬底以及外延晶片。该方法包括：在第一器件区与第二器件区之间形成沟槽隔离结构。该方法还形成位于第一器件区和第二器件区上的栅极多晶硅层。该方法形成位于栅极多晶硅层上的硅化物层。该方法将硅化物层和栅极多晶硅层图案化，以形成第一器件区中的第一硅化物栅极结构和第二器件区中的第二硅化物栅极结构。在特定实施例中，该方法形成第一硅化物栅极结构上的第一侧墙结构和第二硅化物栅极结构上的第二侧墙结构。该方法还包括形成位于第二硅化物栅极结构和第二器件区的暴露部分上的阻挡层。该方法形成位于与第一硅化物栅极结构有关的第一源极区和第一漏极区上的硅化物材料。在特定实施例中，该方法还包括利用阻挡层，保持与第二硅化物栅极结构有关的第二源极区和第二漏极区没有任何的硅化物。该方法剥离氧化物阻挡层，以暴露第二源极区和第二漏极区。

通过本发明实现了超过传统技术的许多优势。例如，本技术提供了使用依赖于传统技术的工艺的便利。在某些实施例中，本方法提供了较高的每个晶片上的管芯成品率。此外，本方法提供了与传统工艺兼容的工艺，而无需对传统设备和工艺进行实质性的改变。根据特定实施例，本发明优选提供具有硅化物和非硅化物区域的MOS晶体管结构。根据该实施例，可以获得一个或者多个益处。本文中更具体地说是下文中，将更全面说明这些以及其它益处。

参考下面的详细说明和附图，可以更全面理解本发明的各种其它目的、特征和优点。

附图说明

图1示出了STI形成；

图2示出了隧道氧化物膜和多晶硅沉积；

图3示出了Co(或Ti)硅化物形成；

图4示出了栅极图案转移(光刻和蚀刻)；

图5示出了衬垫氧化物和间隔物形成；

图6示出了图案化的SAB氧化物形成；

图7示出了第二Co(或Ti)硅化物形成工艺(Co(或Ti)沉积、退火及剥离)；

图8示出了去除SAB氧化物以形成目标结构。

具体实施方式

根据本发明，提供了用于处理用于半导体器件制造的集成电路的技术。更具体地说，本发明提供了一种用于制造硅化物和非硅化物MOS晶体管结构的方法和设备，但是应该明白，本发明具有更广的应用范围。

下面概括说明根据本发明实施例的用于制造硅化物MOS器件结构的方法。

1.提供例如硅晶片的半导体衬底，该衬底包括第一器件区和第二器件区的衬底；

2.在第一器件区与第二器件区之间形成沟槽隔离结构；