“高速缓存存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9753401个，建议您升级VIP下载更多相关专利

[发明专利]数据存储装置中的高速缓存操作的智能优化-CN202010894570.5在审
发明人： R·R·N·比尔比;P·卡利 -专利权人：美光科技公司
申请日： 2020-08-31 - 公布日： 2021-03-05 - 主分类号： G06N3/063 文献下载
摘要：本申请案涉及数据存储装置中的高速缓存操作的智能优化。举例来说，所述数据存储装置可包含：一或多个存储媒体组件；控制器，其被配置成将数据存储到所述一或多个存储媒体组件中以及从所述一或多个存储媒体组件检索数据；高速缓存存储器，其被配置成高速缓存存储于所述一或多个存储媒体组件中的数据所述人工神经网络基于所述输入，产生预测以确定经优化高速缓存配置参数集；且根据基于所述预测确定的所述经优化高速缓存配置参数集来配置所述高速缓存存储器的高速缓存操作。
数据存储装置中的高速缓存操作智能优化

[发明专利]存储系统和数据管理方法-CN201280066143.1有效
发明人：出口彰 -专利权人：株式会社日立制作所
申请日： 2012-03-15 - 公布日： 2017-11-28 - 主分类号： G06F11/20 文献下载
摘要：一种存储系统具有多个物理存储设备、高速缓存存储器、耦合到多个物理存储设备和高速缓存存储器的控制设备、以及缓冲器部分。缓冲器部分是通过使用多个物理存储设备的存储区域的至少一部分而形成的并且被配置用于暂时存储将向预定目标传输的至少一个目标数据元的存储区域。控制设备将目标数据元存储到高速缓存区域中，该高速缓存区域已经被分配给缓冲器区域(其是高速缓存存储器的一部分并且是用于缓冲器部分的目标数据源的写入目的地的存储区域)。控制设备传输来自高速缓存存储器的目标数据元。在新目标数据源被生成的情况下，控制设备以这样的方式执行控制使新目标数据元存储在已存储有传输来的目标数据元并且已经被分配了高速缓存区域的缓冲器区域中的趋势升高。
存储系统数据管理方法

[发明专利]一种虚拟化加速方法、装置、存储器及设备-CN201911344664.9在审
发明人：姜哲;邹仕洪;朱睿;李翔 -专利权人：北京元心科技有限公司
申请日： 2019-12-23 - 公布日： 2020-04-10 - 主分类号： G06F9/455 文献下载
摘要：本发明公开了一种虚拟化加速方法、装置、存储器及设备，其中，将每个高速缓存存储器Cache带上标签，其中，所述高速缓存存储器Cache为运行在系统中的虚拟机在执行地址转换时形成；通过解析所述标签，为执行操作的所述虚拟机调用与所述标签对应的所述高速缓存存储器其技术方案的有益效果是，克服了现有的虚拟机在操作时需要及时清除和重新加载高速缓存存储器Cache带来的处理时间较长，严重影响CPU性能的问题。
一种虚拟加速方法装置存储器设备

[发明专利]用于更新多GPU配置中的存储器侧高速缓存的系统和方法-CN202080011299.4在审
发明人： A·考克;J·雷;A·阿南塔拉曼;V·安德烈;A·阿普;S·科尔曼;N·加洛泊凡博列斯;V·乔治;P·开;S·金;M·麦克弗森;S·马余兰;E·乌尔德-阿迈德-瓦尔;V·兰加纳坦;J·瓦莱里奥 -专利权人：英特尔公司
申请日： 2020-03-14 - 公布日： 2021-09-24 - 主分类号： G06F12/0811 文献下载
摘要：本文公开了用于更新多GPU配置中的远程存储器侧高速缓存的系统和方法。在一个实施例中，用于多片架构的图形处理器包括：第一图形处理单元(GPU)(2810)，该第一GPU具有第一存储器(2870‑1)、第一存储器侧高速缓存存储器(2880‑1)、第一通信结构(2860‑1)和第一存储器管理单元(MMU)(2855‑1)。图形处理器包括第二GPU(2820)，该第二GPU具有第二存储器(2870‑2)、第二存储器侧高速缓存存储器(2880‑2)、第二MMU(2855‑2)和第二通信结构(2860‑2)，第二通信结构通信地耦合至第一通信结构第一MMU配置成用于控制对第一存储器的存储器请求，更新第一存储器中的内容，更新第一存储器侧高速缓存存储器中的内容，并且确定是否更新第二存储器侧高速缓存存储器中的内容。
用于更新 gpu 配置中的存储器高速缓存系统方法

[发明专利]存储器管理系统、存储器管理方法以及信息处理设备-CN201880090079.8在审
发明人：马蒙·卡齐 -专利权人：索尼公司
申请日： 2018-11-21 - 公布日： 2020-10-30 - 主分类号： G06F12/14 文献下载
摘要：提供了一种存储器管理系统，该系统基于虚拟地址高速缓存方案有效地保护高速缓冲存储器中的数据。存储器管理系统包括：高速缓冲存储器，临时存储处理器内核请求对其进行存储器访问的数据；状态存储单元，存储与存储器访问请求同时从处理器内核发送的安全状态；以及存储器管理单元，管理对主存储器的访问。如果当处理器内核请求存储器访问时安全状态已改变，则对命中的高速缓存行执行高速缓存刷新。
存储器管理系统方法以及信息处理设备

[发明专利]存储服务器的自底向上高速缓存结构-CN200480030789.X无效
发明人： Q·杨;M·张 -专利权人：罗得岛及普罗维登斯属地高等教育管理委员会
申请日： 2004-10-20 - 公布日： 2006-11-29 - 主分类号： G06F12/00 文献下载
摘要：一种网络化存储服务器(400)具有自底向上的高速缓存分级结构。最低级高速缓存(412)位于作为网络接口卡(NIC)和主机总线适配器(HBA)的组合的嵌入式控制器(409)上。来往于网络的存储数据(1)被高速缓存在该最低级高速缓存(412)中，与这些数据相关的元数据(2)被传递给服务器主机(402)以供处理。当高速缓存的数据超过最低级高速缓存(412)的容量时，数据被移至通常远大于控制器上的存储器的主机存储器(410)。类似地，对来自网络的存储写请求，大多数数据在没有将它们复制到主机存储器(410)的情况下，经由最低级高速缓存直接写入存储设备(413)。控制器级处这样的数据高速缓存显著地减少了总线通信量，这导致网络化存储的极大性能改进。
存储服务器向上高速缓存结构

[发明专利]交错式高速缓存预取-CN202211012183.X在审
发明人： L·伊森盖尔;R·M·沃克;C·德里克 -专利权人：美光科技公司
申请日： 2022-08-23 - 公布日： 2023-03-03 - 主分类号： G06F12/0862 文献下载
摘要：本公开涉及交错式高速缓存预取。一种方法包括：在存储器装置的直接存储器存取DMA控制器处从耦合到所述存储器装置的第一高速缓存控制器接收第一命令以从所述存储器装置预取第一数据，以及响应于接收到所述第一命令，将预取的第一数据发送到耦合到所述存储器装置的第二高速缓存控制器所述方法可进一步包括：从耦合到所述存储器装置的第二高速缓存控制器接收第二命令以从所述存储器装置预取第二数据，以及响应于接收到所述第二命令，将所述预取的第二数据发送到耦合到所述存储器装置的第三高速缓存控制器
交错高速缓存

[发明专利]接口装置、计算处理装置、接口生成装置以及电路生成装置-CN201010108022.1无效
发明人：风间英树 -专利权人：索尼公司
申请日： 2010-02-01 - 公布日： 2010-08-04 - 主分类号： G06F12/08 文献下载
摘要：接口装置包括：流转换器，接收写地址和写数据，将接收到的数据存储到缓冲器，根据写地址的顺序对存储的写数据进行排序，以作为流数据输出写数据；高速缓存，如果载入信号指示需要载入流数据，存储接收的流数据，将存储在与高速缓存地址对应的存储器件中的数据输出作为高速缓存数据；控制器，确定是否已经载入由读地址指定的数据，如果没有载入，输出指示载入到高速缓存的载入信号，输出指示高速缓存的载入已完成地址的载入地址；至少一个地址转换器，通过使用载入地址，计算被指定的数据被存储在哪个存储器件，将计算值作为高速缓存地址输出到高速缓存，将高速缓存数据输出作为读数据。
接口装置计算处理生成以及电路

[发明专利]用于程序员控制的超高速缓冲存储器线回收策略的方法-CN200510121558.6有效
发明人： M·卡波特 -专利权人：英特尔公司
申请日： 2005-12-29 - 公布日： 2006-07-19 - 主分类号： G06F12/08 文献下载
摘要：一种允许程序控制超高速缓冲存储器线回收策略的方法和装置。提供一个机制使程序员能够用不同的高速缓存优先级根据预期的或测量的用于那些代码部分的存取模式来标明部分代码。参与影响所述与给定的优先级有关的高速缓存回收策略的相应的提示被嵌入在从源和/或汇编级代码中产生的机器代码中。提供高速缓存结构，把高速缓存间隔划分成为多个存储池，每个存储池被分配不同的优先级。响应于执行一个存储器存取指令，根据包含在所述指令的提示中的信息选择和搜索适当的高速缓存存储池。一旦一个高速缓存未中，使用一个与所述存储池有关的高速缓存回收策略，从那些被回收的存储池中选择一个超高速缓冲存储器线。实现机制或所描述的用于n路组相联高速缓存和全相联高速缓存两者。
用于程序员控制超高速缓冲存储器回收策略方法

[发明专利]安全的存储器系统及其方法-CN201480078079.8在审
发明人：安德鲁·亚历山大·埃利亚斯;尼尔·法科尔·汉密尔顿;尼尔·莱克艾特;迈克尔·詹姆斯·路易斯 -专利权人：新思公司
申请日： 2014-04-16 - 公布日： 2016-12-14 - 主分类号： G06F12/14 文献下载
摘要：本发明公开了一种用于将高速缓存数据存储在高速缓存内的高速缓存存储器控制器，所述高速缓存数据包括对应于受保护的第一数据的不安全的版本的数据。
安全存储器系统及其方法

[发明专利]用于复位读取干扰缓解的读取高速缓存-CN202210099981.4在审
发明人：鹿中原;S·H·唐;R·J·格莱克斯纳 -专利权人：美光科技公司
申请日： 2022-01-27 - 公布日： 2022-08-30 - 主分类号： G11C16/34 文献下载
摘要：本公开涉及用于复位读取干扰缓解的读取高速缓存。方法及系统包含具有经配置以存储数据的多个存储器单元的存储器装置。所述存储器装置还包含高速缓存，其经配置以存储所述数据的至少一部分以在不存取所述多个存储器单元的情况下提供对所述数据的所述至少所述部分的存取。所述存储器装置还包含经配置以接收具有目标地址的读取命令的控制电路系统。基于所述目标地址，所述控制电路系统经配置以确定所述数据的所述至少所述部分存在于所述高速缓存中。使用所述高速缓存，所述控制电路系统还在不存取所述多个存储器单元的情况下从所述高速缓存输出读取数据。
用于复位读取干扰缓解高速缓存

[发明专利]多块图形引擎中的部分写入管理-CN202010230726.X在审
发明人： J·雷;J·瓦乐瑞奥;B·阿什博;L·斯特瑞拉马萨尔马 -专利权人：英特尔公司
申请日： 2020-03-27 - 公布日： 2021-01-15 - 主分类号： G06T1/60 文献下载
摘要：本文描述的实施例提供了一种通用图形处理器，其包括：多个块，所述多个块中的每一块包括至少一个执行单元、本地高速缓存和高速缓存控制单元；以及通信地耦合至所述多个块的高带宽存储器，其中，所述高带宽存储器在所述多个块之间共享高速缓存控制单元用于实现部分写入管理协议，以接收被指引至本地高速缓存中的高速缓存行的部分写入操作，所述部分写入操作包括写入数据，当所述高速缓存行处于修改状态时，将与所述部分写入操作相关联的数据写入到所述本地高速缓存，并且当所述部分写入操作触发高速缓存未命中或者当所述高速缓存行处于独占状态或者共享状态时将与所述部分写入操作相关联的写入数据转发给所述高带宽存储器。
图形引擎中的部分写入管理

[发明专利]共享第一级处理器高速缓存的硬件排序加速器-CN201910811026.7在审
发明人： C·雅科比;A·普拉尼克;M·雷克滕瓦尔德;C·佐尔林 -专利权人：国际商业机器公司
申请日： 2019-08-30 - 公布日： 2020-03-10 - 主分类号： G06F16/901 文献下载
摘要：共享第一级处理器高速缓存的硬件排序加速器。计算机处理器包括存储器单元和处理器高速缓存，存储器单元存储要加载到部分锦标赛排序中的键值，处理器高速缓存从存储器单元获得指示键值的树数据。硬件合并排序加速器基于键值生成锦标赛树，并且执行部分锦标赛排序，以将锦标赛结果的第一部分存储在处理器高速缓存中，同时从处理器高速缓存中排除锦标赛结果的第二部分。
共享一级处理器高速缓存硬件排序加速器

[发明专利]存储器系统及其操作方法-CN201811612221.9有效
发明人：李熙源 -专利权人：爱思开海力士有限公司
申请日： 2018-12-27 - 公布日： 2023-04-14 - 主分类号： G06F12/0873 文献下载
摘要：本发明提供了一种存储器系统。该存储器系统包括非易失性存储器，该非易失性存储器包括主区域和第一高速缓存区域；以及控制器，适于控制非易失性存储器并且包括第二高速缓存区域。控制器包括读取管理器，适于执行基于列表来将存储在主区域中的数据移动至第一高速缓存区域中的迁移操作，该列表基于读取数据访问模式而存储多个逻辑块地址(LBA)。
存储器系统及其操作方法

[发明专利]用于推测性和普通执行的数据定义高速缓存-CN202080046388.2在审
发明人： S·J·沃勒克 -专利权人：美光科技公司
申请日： 2020-07-15 - 公布日： 2022-02-08 - 主分类号： G06F12/0844 文献下载
摘要：一种高速缓存系统，其具有：第一高速缓存；第二高速缓存；可配置数据位；和逻辑电路，其耦合到处理器以基于所述可配置位控制所述高速缓存。当所述可配置位处于第一状态时，所述逻辑电路配置成：当执行类型为第一类型时，实施用于经由所述第一高速缓存存取存储器系统的命令；和当所述执行类型为第二类型时，实施用于经由所述第二高速缓存存取所述存储器系统的命令当所述可配置数据位处于第二状态时，所述逻辑电路配置成：当所述执行类型为所述第一类型时，实施用于经由所述第二高速缓存存取所述存储器系统的命令；和当所述执行类型为所述第二类型时，实施用于经由所述第一高速缓存存取所述存储器系统的命令
用于推测普通执行数据定义高速缓存