专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2950490个,建议您升级VIP下载更多相关专利
  • [发明专利]分光计模块-CN201611198269.0有效
  • J·巴隆;J·博瑞曼斯;A·兰布雷切茨 - 光谱公司
  • 2016-12-22 - 2021-06-29 - G01J3/02
  • 本发明涉及分光计模块(10),包括:多个分开的电子电路模块(20),每一电子电路模块包括集成传感器电路,所述集成传感器电路包含占据所述集成传感器电路的区域的一部分的光敏区(22),所述集成传感器电路被布置成检测入射光,其中所述多个分开的电子电路模块(20)包括一群毗邻电子电路模块(20),并且所述电子电路模块(20)的光敏区(22)被布置在相应集成传感器电路上以使得该群被装载,从而其光敏区(22)被彼此相邻地布置;以及光学模块(10),它对于所述多个分开的电子电路模块(20)而言是公共的并且被布置成将入射光定向到所述电子电路模块(20)中的每一者的光敏区(22)。
  • 分光计模块
  • [发明专利]一种三维集成电路器件结构及其制备方法-CN201510226919.7在审
  • 郭昌松 - 深圳市海泰康微电子有限公司
  • 2015-05-06 - 2015-09-30 - H01L21/822
  • 本发明适用于集成电路制备领域,提供了一种三维集成电路的制备方法,包括:A,提供底层;B,在底层形成一非晶形半导体层,并进行金属诱导侧面晶体化处理,并据此制作第一电子电路元件层;C,在第i电子电路元件层上形成一钝化氧化层,在钝化氧化层上制作第i+1电子电路元件层;其中,i为自然数且初始值为1;D,将第i+1电子电路元件层中的每一电子电路元件电连接至之前形成的所有电子电路元件层的相应电子电路元件;E,以i的步长为1的方式重复执行B至D,直至制作出目标层数的集成电路。本发明能够简单灵活的在任何已经存在的结构上制作电子电路元器件,还可以制造无数层电路元器件的3D结构,还可以解决多晶硅薄膜晶体管较差性能的问题。
  • 一种三维集成电路器件结构及其制备方法
  • [实用新型]通用电子电路插接板块-CN01269976.4无效
  • 籍明哲 - 籍明哲
  • 2001-12-31 - 2002-11-27 - G09B23/18
  • 一种非焊接“通用电子电路插接板块”它由绝缘橡塑电子电路插接板RPCB和集成电路插接模块ICM二部分组成。RPCB上下表面任一点都可插入分立电子元器件的引脚作实验电子电路的节点。ICM上有集成电路插座、焊盘及对外的插孔。ICM须贴嵌在RPCB上联合插接使用。插接线一端插入ICM的插孔,另一端插入RPCB上实验电子电路的节点。插接成的实验电子电路电接触可靠、牢固,很直观、方便。适合试验、教学实验及青少年电子制作。
  • 通用电子电路插接板块
  • [发明专利]使用应力变化的侵入保护-CN200980121679.7有效
  • 罗曼诺·胡夫曼;雷默克·亨里克斯·威廉默斯·皮内伯格;尤里·维克多诺维奇·波诺马廖夫 - NXP股份有限公司
  • 2009-05-26 - 2011-05-18 - G06F21/00
  • 本发明涉及包括一种集成电路,该集成电路包括集成在衬底(5)上的电子电路,还包括用于保护电子电路(25)的保护装置。第一应变封装层(10),提供在衬底(5)的第一侧,其中第一应变封装层(10)具有在与衬底(5)相平行的方向上的应变(S1),以及ii)禁用装置(20),被布置为在衬底(5)中的应变变化的控制下至少部分地禁用电子电路本发明还涉及制造这种集成电路的方法,以及包括这种集成电路的系统。该系统是从包括银行卡、智能卡、非接触式卡和RFID的组中选择的。根据本发明的集成电路的所有实施例实质上提供了对存储在或存在于电子电路中的数据的备选篡改保护。第一主要实施例组涉及一种集成电路,其中,通过检测篡改期间的应变变化以及随后禁用电子电路来获得篡改保护。第二主要实施例组涉及一种集成电路,其中,通过以下操作来获得篡改保护:设计应变封装层堆叠,使得篡改引起应变的释放,从而引起集成电路的机械分解(断裂、分层等),进而禁用电子电路
  • 使用应力变化侵入保护

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top