“鉴相模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2909778个，建议您升级VIP下载更多相关专利

[发明专利]原子钟伺服系统、设备、用于同步鉴相的方法及装置-CN201610071393.4在审
发明人：侯群 -专利权人：江汉大学
申请日： 2016-02-01 - 公布日： 2016-07-06 - 主分类号： H03L7/26 文献下载
摘要：本发明公开了一种原子钟伺服系统、设备、用于同步鉴相的方法及装置，其系统包括：微处理器，发送频率合成指令、79Hz键控调频信号和79Hz鉴相信号；频率合成器，与所述微处理器连接；物理系统，对所述综合调制信号进行量子鉴频；相位调整模块，接收所述79Hz鉴相信号并对所述79Hz鉴相信号进行相位调整；同步鉴相模块，接收所述物理系统鉴频信号和经相位调整后的所述79Hz鉴相信号；其中，所述同步鉴相模块将同步鉴相的结果传输至所述微处理器，使所述微处理器产生对应的同步鉴相压控信号传输至晶体振荡器。本发明实现了根据实际原子钟，精确修改同步鉴相信号的相位，以达到提高伺服同步鉴相的精度的有益效果。
原子钟伺服系统设备用于同步方法装置

[发明专利]一种星载时钟系统-CN202110022117.X在审
发明人：雷海东 -专利权人：江汉大学
申请日： 2021-01-08 - 公布日： 2021-04-30 - 主分类号： G04F5/14 文献下载
摘要：一种星载时钟系统，其特征在于，包括：高稳晶体振荡器、微波射频源、综合伺服模块、第一同步鉴相模块、第二同步鉴相模块、中央处理器和双泡式物理系统，其中，所述高稳晶体振荡器分别与所述微波射频源和所述综合伺服模块连接，所述微波射频源分别与所述综合伺服模块和所述双泡式物理系统连接，所述综合伺服模块分别与所述第一同步鉴相模块和所述第二同步鉴相模块连接，所述第一同步鉴相模块分别与所述中央处理器和所述双泡式物理系统连接，所述第二同步鉴相模块分别与所述中央处理器和所述双泡式物理系统连接
一种时钟系统

[实用新型]一种星载时钟系统-CN202120042359.0有效
发明人：雷海东 -专利权人：江汉大学
申请日： 2021-01-08 - 公布日： 2021-11-30 - 主分类号： G04F5/14 文献下载
摘要：一种星载时钟系统，其特征在于，包括：高稳晶体振荡器、微波射频源、综合伺服模块、第一同步鉴相模块、第二同步鉴相模块、中央处理器和双泡式物理系统，其中，所述高稳晶体振荡器分别与所述微波射频源和所述综合伺服模块连接，所述微波射频源分别与所述综合伺服模块和所述双泡式物理系统连接，所述综合伺服模块分别与所述第一同步鉴相模块和所述第二同步鉴相模块连接，所述第一同步鉴相模块分别与所述中央处理器和所述双泡式物理系统连接，所述第二同步鉴相模块分别与所述中央处理器和所述双泡式物理系统连接
一种时钟系统

[发明专利]一种鉴频鉴相模块的增益控制系统及方法-CN201910463491.6有效
发明人：李宇根;赵嘉豪;吴汉明;王志华 -专利权人：芯创智创新设计服务中心（宁波）有限公司
申请日： 2019-05-30 - 公布日： 2023-06-20 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了一种鉴频鉴相模块的增益控制系统及方法，系统包括：依次连接的鉴频鉴相模块、可变电阻模块和低通滤波模块，以及带宽校正模块，带宽校正模块分别连接低通滤波模块和可变电阻模块。本发明所提供的系统及方法，可以消除鉴频鉴相模块增益取决于电源电压的问题，同时还提供稳定的参考频率源。本发明所提供的系统及方法，可以消除鉴频鉴相模块增益取决于电源电压的问题，同时还提供稳定的参考频率源，并且结构简单，功耗低，性能强。
一种鉴频鉴相模块增益控制系统方法

[发明专利]一种宽带低杂散锁相环电路-CN201910936262.1有效
发明人：高翔;罗鲍;金高锋 -专利权人：浙江大学
申请日： 2019-09-29 - 公布日： 2021-12-17 - 主分类号： H03L7/099 文献下载
摘要：本发明公开一种宽带低杂散锁相环电路，其包括多相信号产生模块、鉴相模块、压控振荡器和分频模块，参考信号从多相信号产生模块输入，输出多相信号进入鉴相模块，鉴相模块将多相信号产生模块的输出的多路参考信号和分频模块的输出的多相时钟信号进行鉴相，输出多路信号调整压控振荡器的振荡频率，压控振荡器输出振荡信号到分频模块，分频模块输出的时钟信号到鉴相模块；多相信号产生模块输出的多路参考信号和分频模块的输出的多相时钟信号的相位一一对应。
一种宽带低杂散锁相环电路

[发明专利]一种NRZ突发接收的鉴相电路及光模块-CN202110861921.7有效
发明人：刘能;蒋昌明;魏志坚;郑波;过开甲;孙鼎;张伟 -专利权人：深圳市迅特通信技术股份有限公司;江西迅特通信技术有限公司
申请日： 2021-07-29 - 公布日： 2021-12-17 - 主分类号： H04L25/03 文献下载
摘要：本发明涉及一种NRZ突发接收的鉴相电路及光模块，鉴相电路用于50G及以上的PON系统中，用于对PON OLT光模块的限幅放大器LA输出的第一路码流信号进行鉴相处理，获得处理后的相位时钟信息，按照处理后的相位时钟信息对LA输出的第二路码流信号采样并输出至系统的核心MAC芯片；输出的信号为无码间干扰和抖动的信号；鉴相电路包括：鉴相电路本体和数据整形输出模块；鉴相电路本体的输出端连接数据整形输出模块的时钟输入端，以使突发接收模式下数据整形输出模块根据鉴相电路本体的输出实现对第二路码流信号的取样
一种 nrz 突发接收电路模块

[发明专利]一种超低抖动耦合式倍频延迟锁相环电路-CN201910371041.4有效
发明人：吴金;陈爽;张帅帅;郑丽霞;孙伟锋 -专利权人：东南大学
申请日： 2019-05-06 - 公布日： 2022-12-09 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了一种超低抖动耦合式倍频延迟锁相环电路，该电路包括单转双模块、逻辑选择器、分频器、4选2开关、压控延迟链、负载切换模块、可控鉴相器、静态相位误差消除模块、电荷泵、鉴相启动和系统启动模块。所述可控鉴相器，采用Sel控制信号按需实施鉴相处理，以消除反馈通道中原有分频器引入的延时失配。所述静态相位误差消除模块，有效消除了进入鉴相器的两个鉴相信号的相位误差，提高了参考时钟与输出反馈信号对准的精度。所述负载切换模块，可使电路在工作模式切换时维持输出反馈端负载不变，确保了输出反馈信号鉴相位置的准确性。在高精度参数时钟的精准注入下，输出信号抖动积累的消除，可逼近理想延迟锁相环的低抖动性能。
一种抖动耦合倍频延迟锁相环电路

[发明专利]一种模拟分频低相噪频率源电路-CN202310345131.2在审
发明人：刘国超;刘畅;王明 -专利权人：成都威频科技有限公司
申请日： 2023-04-03 - 公布日： 2023-05-02 - 主分类号： H03L7/185 文献下载
摘要：本发明涉及射频微波技术领域，具体涉及是一种模拟分频低相噪频率源电路，包括参考源模块、第一混频器模块、第一滤波器模块、压控振荡器模块、第一功分器模块、第一放大器模块和分频器模块，通过将第一混频器模块当作模拟鉴相器来使用，混频器模块比数字鉴频鉴相器拥有更低的相位噪声基底，因此输出的相位噪声可以更低，同时鉴相频率很高，比传统的数字鉴频鉴相器输入频率高，因此可以提高鉴相频率来降低相位噪声。通过使用第二混频器模块和倍频器模块、移相器模块在功能上实现分频的效果，相较于传统的数字分频器附加相位噪声低，因此也可以降低整个环路的相位噪声。
一种模拟分频低相噪频率电路

[发明专利]窄带锁相环系统及其自适应调节鉴相频率的方法-CN202211492204.2在审
发明人：吴宏硕;许晨;王岭;林杰;宋宇航;刘敏 -专利权人：中国船舶集团有限公司第七〇七研究所
申请日： 2022-11-25 - 公布日： 2023-07-11 - 主分类号： H03L7/087 文献下载
摘要：本发明涉及自主导航技术领域，提供一种窄带锁相环系统及其自适应调节鉴相频率的方法。该窄带锁相环系统，包括预分频器、参考频率源选通器、倍频器、相位检测模块、鉴相频率调节模块、可编程只读存储器、鉴相频率控制模块、模数转换模块、恒温晶振、数字鉴相模块、鉴相脉冲选通器和窄带环路滤波器。本发明采用窄带环路滤波器将低相位噪声恒温晶振输出锁定至高频率稳定度的参考频率源上，通过对鉴相频率的自适应调节，实现在保证输出的频率信号具有低相位噪声、高频率稳定度的基础上，提高锁相环系统的锁定速度及环路稳定性
窄带锁相环系统及其自适应调节频率方法

[实用新型]原子钟控制环路系统-CN201620099303.8有效
发明人：侯群 -专利权人：江汉大学
申请日： 2016-02-01 - 公布日： 2016-07-06 - 主分类号： H03L7/26 文献下载
摘要：本实用新型公开了一种原子钟控制环路系统，其装置包括：微处理器，发送频率合成指令、79Hz键控调频信号和79Hz鉴相信号；频率合成器，与所述微处理器连接；物理系统，对所述综合调制信号进行量子鉴频；相位调整模块，接收所述79Hz鉴相信号并对所述79Hz鉴相信号进行相位调整；同步鉴相模块，接收所述物理系统鉴频信号和经相位调整后的所述79Hz鉴相信号；其中，所述同步鉴相模块将同步鉴相的结果传输至所述微处理器，使所述微处理器产生对应的同步鉴相压控信号传输至晶体振荡器本实用新型实现了根据实际原子钟，精确修改同步鉴相信号的相位，以达到提高伺服同步鉴相的精度的有益效果。
原子钟控制环路系统

[发明专利]一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器-CN201410546697.2在审
发明人：郭东辉;魏厚德 -专利权人：厦门大学
申请日： 2014-10-16 - 公布日： 2015-02-04 - 主分类号： H03L7/18 文献下载
摘要：一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器。设有延时模块、鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、双模/多模分频器、低位抖动模块、分频比值模块、Σ-Δ调制器；延时模块输入端外接参考时钟，输出端经第一鉴频鉴相器接第一电荷泵输入端；第二鉴频鉴相器第1输入端外接参考时钟，输出端接第二电荷泵输入端；两个电荷泵输出端以滤波器接压控振荡器输入端，压控振荡器输出端接双模/多模分频器第1输入端，低位抖动模块输出端和分频比值模块输出端接Σ-Δ调制器输入端，调制器输出端接分频器第2输入端，分频器输出端接第一鉴频鉴相器第2输入端和第二鉴频鉴相器第2输入端。
一种基于线性鉴频鉴相电荷电路频率合成器

[发明专利]一种复合鉴相方法及其复合鉴相器-CN200610020220.6有效
发明人：程昕;肖毅腓 -专利权人：成都中科动态仪器有限公司
申请日： 2006-01-24 - 公布日： 2006-07-19 - 主分类号： G01S7/02 文献下载
摘要：本发明公开了一种复合鉴相器及其方法，涉及一种鉴相器及方法；一种复合鉴相方法是将单纯的鉴相计时法和计数计时法综合起来的一种方法，即发射一组相同频率f的适当周期个数的信号，接收该信号经过一段时间飞行返回的接收信号，粗略估算接收信号参考时刻t₀，然后计算模块算出信号的相位φ，再判断t₀点的位置距离接收信号真起点的信号周期个数，计算信号的准确飞行时间t_fly；实现该复合鉴相方法的复合鉴相器，包括电源、信号发射模块、信号接收模块、计算模块、D/A和A/D，同步控制器控制D/A、A/D、信号发射模块和信号接收模块同步工作；本发明应用于信号飞行时间的测量
一种复合方法及其鉴相器

[发明专利]一种新型鉴频鉴相器电路-CN202210389354.4在审
发明人：来新泉;刘明明;汤彭钰;李继生;李文岑 -专利权人：西安水木芯邦半导体设计有限公司
申请日： 2022-04-13 - 公布日： 2022-06-24 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种新型鉴频鉴相器电路，其主要由第一控制模块(1)、第一逻辑门模块(2)、第二控制模块(3)和第二逻辑门模块构成(4)。该新型鉴频鉴相器电路为一反馈系统，且在电路实现上具有上下对称的特点，即第一控制模块(1)和第二控制模块(3)结构完全相同，均包括1个PMOS管和4个NMOS管，用于分别控制相应的两个逻辑门模块，使其产生正确的鉴频鉴相输出；第一逻辑门模块(2)和第二逻辑门模块(4)结构完全相同，均包括3个PMOS管和3个NMOS管，组成与门。本发明主要通过巧妙地电路设计，解决了传统鉴频鉴相器电路晶体管数目多，占用芯片面积大，功耗大，以及关键路径延迟时间长，鉴频鉴相精度较低的问题。
一种新型鉴频鉴相器电路

[发明专利]锁相环、微波调制解调器及相跳抑制方法-CN201210319208.0有效
发明人：高福均 -专利权人：华为技术有限公司
申请日： 2012-08-31 - 公布日： 2012-12-26 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种锁相环、微波调制解调器及相跳抑制方法，属于电路控制领域。所述锁相环包括：误差校正模块、鉴相器、参数选择模块、延时调整模块、滤波器和控制振荡器；所述参数选择模块，用于根据所述当前调制模式选择相应的环路带宽参数；所述延时调整模块，用于对所述鉴相器误差或所述环路带宽参数进行延时；所述滤波器，用于根据所述参数选择模块选择的环路带宽参数对所述鉴相器获得的鉴相器误差进行滤波处理。本发明通过根据当前调制模式选择环路带宽参数，同时对环路带宽参数或鉴相器误差进行延时处理，从而解决了环路带宽参数在调制模式变化时有响应延时的问题，达到降低调制解调器误码率，减小性能上存在的风险的效果。
锁相环微波调制解调器抑制方法

[实用新型]一种单相锁相环装置-CN201720233924.5有效
发明人：蔡霞;邓健;舒展;王琼;程虹;周勇 -专利权人：国网江西省电力公司电力科学研究院;国家电网公司
申请日： 2017-03-12 - 公布日： 2017-10-13 - 主分类号： H03L7/085 文献下载
摘要：一种单相锁相环装置，包括采样模块、乘法鉴相器模块、电压差信号滤波模块、PI调节模块、误差信号滤波模块和计算模块。采样模块连接乘法鉴相器模块；乘法鉴相器模块连接电压差信号滤波模块；电压差信号滤波模块连接PI调节模块；PI调节模块连接误差信号滤波模块；误差信号滤波模块连接计算模块；计算模块输出。所述采样模块选用AD芯片。所述乘法鉴相器模块、电压差信号滤波模块、PI调节模块、误差信号滤波模块和计算模块采用一个FPGA芯片来实现。
一种单相锁相环装置