“运算模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1999013个，建议您升级VIP下载更多相关专利

[发明专利]运算模块以及方法-CN201810110875.5在审
发明人：王秉睿;周聖元;张尧 -专利权人：上海寒武纪信息科技有限公司
申请日： 2018-02-05 - 公布日： 2018-08-10 - 主分类号： G06F9/30 文献下载
摘要：本发明提供一种运算模块，包括：存储器、寄存器单元、依赖关系处理单元、运算单元和控制单元；存储器存储向量；寄存器单元存储扩展指令，控制单元获取扩展指令，解析所述扩展指令得到第一运算指令和第二运算指令，根据所述第一运算指令以及第二运算指令确定第一运算指令与第二运算指令的执行顺序，从存储器读取第一运算指令的输入向量；索引处理单元，完成和索引变换、根据索引筛选数据等相关的操作；运算单元完成第一运算指令的输入数据索引表示方式的变换，并根据索引筛选数据，并对第一运算指令的输入数据按执行顺序执行第一运算指令以及第二运算指令得到扩展指令的结果
运算指令扩展指令寄存器单元运算单元运算模块索引筛选存储器存储存储器读取处理单元计算开销输入向量顺序执行索引变换索引表示索引处理依赖关系存储器功耗向量解析存储

[实用新型]数学运算模块-CN00203061.6无效
发明人：全占良 -专利权人：全占良
申请日： 2000-01-27 - 公布日： 2001-01-10 - 主分类号： G09B19/02 文献下载
摘要：实用新型是一种由0—9十个阿拉伯数字、字母、标记符、基本数学运算符号等模块组成。模块用前盖、后座,标有数字、标记符、字母及运算符号的显示板和结构装饰图案组成;其特征在于前盖与后座通过支口配合用粘接剂联成一体。数字、字母、标记符及运算符号显示板上分别标有0—9十个阿拉伯数字、字母、标记符及基本数学运算符号,显示板被压装在前盖与后座之间,结构装饰图案被雕刻在后座背面,模块总体呈长方体型,由这些不同种模块组成一种数学运算模块
数学运算模块

[发明专利]一种混沌检测电路模块-CN202011501657.8在审
发明人：王伟豪;刘树勇;杨庆超;柴凯;王梦同 -专利权人：中国人民解放军海军工程大学
申请日： 2020-12-18 - 公布日： 2021-04-20 - 主分类号： G01D21/00 文献下载
摘要：本发明公开了一种混沌检测电路模块，包括乘法运算模块、求和运算模块、积分运算模块和反向比例运算模块；其中，所述乘法运算模块生成并发送乘法运算结果至求和运算模块；所述求和运算模块生成并发送求和运算结果至积分运算模块；所述积分运算模块生成并发送积分运算结果至乘法运算模块、求和运算模块和反比例运算模块；所述反向比例运算模块生成并发送反向比例运算结果至乘法运算模块和求和运算模块。
一种混沌检测电路模块

[发明专利]一种基于FPGA的运算电路、示波器和测量仪器-CN201610264757.0有效
发明人：周立功 -专利权人：广州致远电子股份有限公司
申请日： 2016-04-26 - 公布日： 2019-03-01 - 主分类号： G06F7/57 文献下载
摘要：本申请公开的一种基于FPGA的运算电路、示波器和测量仪器，输出互联矩阵模块，将第一运算模块输出的运算结果作为第二运算模块的输入量，将第三运算模块输出的运算结果作为最终输出，第一运算模块为输出的运算结果作为其它运算模块输入量的运算模块，第二运算模块为输入量是其它运算模块输出运算结果的运算模块，第三运算模块为输出运算结果作为最终运算输出的运算模块，同一个运算模块，在不同的运算过程中可以是第一运算模块、第二运算模块或第三运算模块，保障各个运算模块之间的多级任意互联，使得数学运算的拆分次数变少，进而，提高了数学运算速度，并且，FPGA的并行特性，运算时对系统的其它操作不会产生影响，进而不会出现系统卡顿的情况。
一种基于 fpga 运算电路示波器测量仪器

[发明专利]一种芯片设计布局结构-CN202310428418.1在审
发明人：程晓 -专利权人：上海亿家芯集成电路设计有限公司
申请日： 2023-04-20 - 公布日： 2023-07-04 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种芯片设计布局结构，所述结构包括：第一运算模块；第二运算模块；第三运算模块；第四运算模块；信号通道；缓冲单元；第一运算模块、第二运算模块、第三运算模块和第四运算模块分别具有两个紧密连接的运算核心；第一运算模块和第二运算模块之间竖直方向上的两个运算核心对齐紧密拼接；第三运算模块和第四运算模块之间竖直方向上的两个运算核心对齐紧密拼接；且在第一运算模块和第二运算模块水平方向上两个运算核心和第三运算模块和第四运算模块水平方向上的两个运算核心对齐紧密拼接，以形成紧密拼接的运算模块组；在运算模块组两个边缘分别具有分支信号通道，和分支信号通道相邻的运算模块的缓冲单元共享所述分支信号通道。
一种芯片设计布局结构

[发明专利]温度校准装置及数字货币矿机-CN201910950876.5在审
发明人：冯旭 -专利权人：展讯半导体(成都)有限公司
申请日： 2019-10-08 - 公布日： 2020-01-14 - 主分类号： G06F1/20 文献下载
摘要：本公开涉及一种温度校准装置及数字货币矿机，所述装置包括：运算模块，包括温度检测单元及多个运算单元，所述温度检测单元用于检测所述运算模块的温度及每个运算单元的温度；降温模块，用于对所述运算模块进行降温；控制模块，电连接于所述运算模块及所述降温模块，用于：控制所述每个运算单元在预设时钟频率下工作；控制所述降温模块对所述运算模块进行降温；针对每一运算单元，在所述运算模块的温度及该运算单元的温度满足预设条件时，利用所述运算模块的温度及该运算单元的温度得到该运算单元的校准温度本公开实施例可以提高温度控制的准确性，从而可以延长运算单元的寿命。
运算单元运算模块降温模块温度检测单元温度校准装置预设时钟频率控制模块数字货币预设条件电连接校准矿机检测

[发明专利]一种基于CORDIC算法的鉴相装置及方法-CN201710610226.7有效
发明人：陈文捷 -专利权人：珠海泰为电子有限公司
申请日： 2017-07-24 - 公布日： 2023-06-02 - 主分类号： G06F7/544 文献下载
摘要：本发明公开了一种基于CORDIC算法的鉴相装置及方法，所述装置包括依次连接的数据预处理模块、CORDIC迭代运算模块、相位校正模块；所述CORDIC迭代运算模块包括幅度运算模块、相位运算模块、相位误差运算模块；所述幅度运算模块的两个输出端口分别与相位运算模块、相位误差运算模块连接；所述相位运算模快与相位误差运算模块的输出端与相位校正模块的输入端连接；所述相位校正模块将相位运算模块输出的相位迭代运算结果与相位误差运算模块输出的累积相位截止误差相加本发明利用相位误差运算模块计算累积的相位截断误差，结合相位校正模块将累积的相位截断误差加在经典CORDIC算法的鉴相结果上，有效降低了相位截断误差的累积对鉴相精度的影响。
一种基于 cordic 算法装置方法

[实用新型]一种基于CORDIC算法的鉴相装置-CN201720904569.X有效
发明人：陈文捷 -专利权人：珠海泰芯半导体有限公司
申请日： 2017-07-24 - 公布日： 2018-05-11 - 主分类号： G06F7/544 文献下载
摘要：本实用新型公开了一种基于CORDIC算法的鉴相装置，所述装置包括依次连接的数据预处理模块、CORDIC迭代运算模块、相位校正模块；所述CORDIC迭代运算模块包括幅度运算模块、相位运算模块、相位误差运算模块；所述幅度运算模块的两个输出端口分别与相位运算模块、相位误差运算模块连接；所述相位运算模快与相位误差运算模块的输出端与相位校正模块的输入端连接；所述相位校正模块将相位运算模块输出的相位迭代运算结果与相位误差运算模块输出的累积相位截止误差相加本实用新型利用相位误差运算模块计算累积的相位截断误差，结合相位校正模块将累积的相位截断误差加在经典CORDIC算法的鉴相结果上，有效降低了相位截断误差的累积对鉴相精度的影响。
一种基于 cordic 算法装置

[发明专利]离散余弦转换及其逆转换电路-CN200910305238.4无效
发明人：许铭忠;童怡新;李一心;李佳盈 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2009-08-05 - 公布日： 2011-03-23 - 主分类号： G06F17/14 文献下载
摘要：一种DCT/IDCT电路，包括微码存储器、控制器、蝴蝶运算电路。微码存储器用于存储DCT/IDCT对应的微码列表。控制器用于读取微码并控制蝴蝶运算电路进行运算。蝴蝶运算电路包括系数寄存模块、选择输入模块、运算模块及结果寄存模块。系数寄存模块用于存储蝴蝶运算的运算系数。结果寄存模块用于存储蝴蝶运算的运算结果。选择输入模块用于根据微码选择系数寄存模块内存放的运算系数或结果寄存模块内存放的运算结果以输出。运算模块用于根据微码将选择输入模块输出的数据进行运算，并将运算结果存入结果寄存模块。本发明所提供的DCT/IDCT电路采用预先设计好的微码来指导蝴蝶运算，可以同时支援多种编解码协议。
离散余弦转换及其逆转电路

[发明专利]用于执行人工神经网络正向运算的装置和方法-CN202010252730.6在审
发明人：刘少礼;郭崎;陈云霁;陈天石 -专利权人：中科寒武纪科技股份有限公司
申请日： 2016-01-20 - 公布日： 2020-06-30 - 主分类号： G06N3/04 文献下载
摘要：本发明提供了一种用于执行人工神经网络正向运算的装置，包括数据互通模块、主运算模块、多个从运算模块，所述主运算模块通过所述数据互通模块与所述多个从运算模块物理连接，其中：主运算模块，用于获取神经元数据；数据互通模块，用于将神经元数据发送给多个从运算模块；从运算模块，用于将输入神经元向量分别与该从运算模块的权值向量进行点积运算得到输出结果；数据互通模块，用于将多个从运算的输出结果组成中间结果，将中间结果输出给主运算模块；所述主运算模块，用于依据中间结果得到最后的输出神经元向量，然后可以根据所得到的本层权值的梯度来更新本层的权值。
用于执行人工神经网络正向运算装置方法

[发明专利]一种格式保留加密模式(FPE)轮运算的电路结构-CN202211218521.5在审
发明人：刘戬;郝奕杰 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2022-10-06 - 公布日： 2023-03-31 - 主分类号： H04L9/06 文献下载
摘要：本发明涉及一种格式保留加密模式(FPE)轮运算的电路结构，其中包括：数据准备模块、轮运算控制电路以及轮运算电路，轮运算电路包括数据异或模块、数据拼接模块、字节翻转模块、加解密模块、字节翻转模块以及模加运算模块异或模块对输入信号进行异或运算；数据拼接模块对输入数据进行拼接；字节翻转模块对输入数据的高低位按字节进行翻转；模加运算模块对数据进行模加运算；加解密模块对输入数据进行基于分组算法的加解密运算。整体轮运算模块对输入数据T(Tweak数据)、i(轮运算的轮数)、A(明文字符串)、B(明文字符串)进行运算，得到的输出数据会作为下一轮运算的输入数据。
一种格式保留加密模式 fpe 运算电路结构

[发明专利]一种用于身份认证的数字签名算法的硬件实现系统-CN201711335280.1有效
发明人：付彦淇;何全;鲁毅;王晓璐 -专利权人：天津津航计算技术研究所
申请日： 2017-12-14 - 公布日： 2021-01-12 - 主分类号： H04L9/32 文献下载
摘要：本发明公开了一种用于身份认证的数字签名算法的硬件实现系统，包括总线输入接口、总线输出接口、信息输入模块、算法辅助模块、杂凑运算模块、算法控制模块、倍点运算控制模块、模幂运算控制模块、结果检查模块、控制寄存器模块、状态查询模块和数据储存空间模块；总线输入接口分别与信息输入模块和控制寄存器模块连接；信息输入模块与算法辅助模块连接；算法辅助模块与杂凑运算模块连接；杂凑运算模块与算法控制模块连接；算法控制模块分别与倍点运算控制模块和模幂运算控制模块连接；倍点运算控制模块与模幂运算控制模块连接；模幂运算控制模块与结果检查模块连接；总线输出接口分别与结果检查模块和状态查询模块连接。
一种用于身份认证数字签名算法硬件实现系统

[发明专利]混合精度的人工智能处理器及其操作方法-CN202011474919.6在审
发明人：吕佳霖;郭垣翔;张玮君;吴振禧 -专利权人：北京晶视智能科技有限公司
申请日： 2020-12-14 - 公布日： 2022-06-14 - 主分类号： G05B19/042 文献下载
摘要：人工智能处理器包括一第一运算模块、一第二运算模块及一控制模块。第一运算模块用以基于具有一第一格式的数据进行运算。第二运算模块用以基于具有一第二格式的数据进行运算，且第二格式不同于第一格式。控制模块耦接至第一运算模块及第二运算模块，用以根据一输入数据及一运算策略选择第一运算模块或第二运算模块基于输入数据进行运算。
混合精度人工智能处理器及其操作方法

[发明专利]卷积运算装置及卷积神经网路的卷积输入的调规方法-CN201810243043.0在审
发明人：杜力;杜源;苏俊杰;蒋明哲 -专利权人：耐能股份有限公司
申请日： 2018-03-23 - 公布日： 2019-08-23 - 主分类号： G06N3/04 文献下载
摘要：本发明涉及卷积运算装置及卷积神经网路的卷积输入的调规方法。一种卷积运算装置，包括卷积运算模块、存储器、规模控制模块以及调规器。卷积运算模块输出多个带小数部的卷积运算结果；存储器耦接卷积运算模块，接收并储存带小数部的卷积运算结果，以及输出多个带小数部的卷积运算输入值；规模控制模块耦接卷积运算模块，根据带小数部的卷积运算结果的整体规模产生调规信号；调规器耦接存储器、规模控制模块及卷积运算模块，根据调规信号调整带小数部的卷积运算输入值的规模，然后将调整规模后的带小数部的卷积运算输入值输出至卷积运算模块。
卷积运算卷积运算模块小数卷积规模控制神经网路存储器输出存储器耦接模块耦接信号调整整体规模器耦储存

[发明专利]一种基于全一不可约多项式的有限域求逆器-CN201711070673.4有效
发明人：易海博 -专利权人：深圳职业技术学院
申请日： 2017-11-03 - 公布日： 2021-07-09 - 主分类号： G06F7/72 文献下载
摘要：本发明涉及一种基于全一不可约多项式的有限域求逆器，包括控制器、输入控制模块、有限域运算器、运算模块和输出控制模块；所述控制器用于控制并调度所述输入控制模块、所述输出控制模块和所述有限域运算器之间的数据传输；所述输入控制模块用于在检测到有限域GF(2n)上具有全一不可约多项式时，输入求逆运算数a(x)；所述有限域运算器用于调用所述运算模块对所述求逆运算数a(x)进行有限域求逆运算，获得求逆运算结果b(x)；所述运算模块用于运行平方运算、乘法运算和模运算；所述输出控制模块用于输出所述求逆运算结果b(x)。本发明能够提高有限域求逆运算的效率。
一种基于不可多项式有限域求逆器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条