“缓冲存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10041568个，建议您升级VIP下载更多相关专利

[发明专利]控制高速缓冲存储器的方法和装置-CN200910118464.1有效
发明人：石村直也;小岛广行 -专利权人：富士通株式会社
申请日： 2009-03-09 - 公布日： 2009-12-02 - 主分类号： G06F12/08 文献下载
摘要：本发明提供了控制高速缓冲存储器的方法和装置。该装置用于控制其中存储从主存储单元传送的数据的高速缓冲存储器，该装置包括：计算处理单元，其执行利用数据的计算处理；连接单元，其将所述高速缓冲存储器的输入部和输出部进行连接；控制单元，当将所述主存储单元中的数据从所述高速缓冲存储器的所述输入部输入到所述高速缓冲存储器中时，所述控制单元使所述主存储单元中的所述数据经由所述连接单元传送到所述高速缓冲存储器的所述输出部；以及传送单元，其将所述控制单元传送到所述高速缓冲存储器的所述输出部的数据传送到所述计算处理单元。
控制高速缓冲存储器方法装置

[发明专利]具有低电耗指令高速缓冲存储器的数据处理器-CN01145765.1无效
发明人：山崎恭启;佐藤泰造;内海祐之;依田齐 -专利权人：富士通株式会社
申请日： 2001-12-21 - 公布日： 2004-06-30 - 主分类号： G06F13/16 文献下载
摘要：本发明提供了一个数据处理器，该处理器包括一个可以在低电耗下操作的指令高速缓冲存储器，避免了无用的电力消耗。数据处理器包括：多个高速缓冲存储器单元；存储装置，指示命中了高速缓冲存储器单元中的哪一个；以及一个检测逻辑电路，当读取位于连续指令的程序块头部的第一指令时，响应一个指令地址，启用所有的所述高速缓冲存储器单元，且当读取程序块中的后续指令时，只启用一个高速缓冲存储器单元，而禁用其它高速缓冲存储器单元，所述一个高速缓冲存储器单元被所述存储装置指示为为读取所述第一指令而被命中。
具有电耗指令高速缓冲存储器数据处理器

[发明专利]电子设备及其操作方法-CN202211511209.5在审
发明人：金太河;金正爱 -专利权人：爱思开海力士有限公司
申请日： 2022-11-29 - 公布日： 2023-09-12 - 主分类号： G06F11/07 文献下载
摘要：电子设备可以包括主机，该主机被配置为基于运输设备的驾驶信息来判断发生SPO的可能性，并且基于SPO发生的可能性来确定存储设备的操作模式是SPO保护模式还是性能模式；缓冲存储器设备，其被配置为临时存储从主机接收的用户数据；存储器设备，其被配置为存储从缓冲存储器设备输出的用户数据；以及存储器控制器，其被配置为根据所确定的操作模式来设置缓冲存储器设备的大小，并控制缓冲存储器设备基于缓冲存储器设备被使用的量将临时存储在缓冲存储器设备中的用户数据的至少一部分输出到存储器设备
电子设备及其操作方法

[发明专利]存储装置及其操作方法-CN201911411297.X在审
发明人：萨拉斯·库马尔·昆努普拉图·西万 -专利权人：爱思开海力士有限公司
申请日： 2019-12-31 - 公布日： 2021-02-02 - 主分类号： G06F3/06 文献下载
摘要：本公开涉及一种用于在编程操作完成之前输出编程完成响应的存储装置，该存储装置包括：缓冲存储器，用于存储来自主机的数据；存储器装置，用于存储来自缓冲存储器的数据；以及存储器控制器，用于控制缓冲存储器和存储器装置缓冲存储器根据映射信息存储数据。存储器控制器包括：响应控制器，用于在接收到数据和对应于该数据的存储请求时，输出用于改变缓冲存储器中的映射的重新映射请求，并且在重新映射操作完成时，输出存储完成响应；以及映射控制器，用于基于重新映射请求，通过执行将缓冲存储器的可用存储区域之中、存储该数据的区域改变为不可用区域的重新映射操作，输出关于除该不可用区域之外的可用存储区域的映射信息。
存储装置及其操作方法

[发明专利]携带式电子装置的数据写入方法-CN201510061325.5在审
发明人：谢育锜 -专利权人：环旭电子股份有限公司
申请日： 2015-02-06 - 公布日： 2015-05-06 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种携带式电子装置的数据写入方法，其包含有以下步骤：a)该携带式电子装置执行一应用程序接口并接收外部数据的输入请求；b)该应用程序接口启用缓冲存储器后，将该外部数据存储至缓冲存储器；以及c)该应用程序接口触发执行缓冲系统程序读取该缓冲存储器，并将存储于该缓冲存储器的外部数据写入存储单元；由此，本发明通过先将外部数据存储至携带式电子装置的缓冲存储器，再通过应用程序接口触发执行缓冲系统程序将存储于缓冲存储器的外部数据写入存储单元，进而缩短携带式电子装置存取外部数据的时间
携带式电子装置数据写入方法

[发明专利]缓冲装置、电子系统以及用于操作缓冲装置的方法-CN201710684760.2在审
发明人：阿克塞尔·纳克尔特斯 -专利权人：恩智浦有限公司
申请日： 2017-08-11 - 公布日： 2018-02-23 - 主分类号： G06F13/16 文献下载
摘要：本发明公开一种缓冲装置、一种电子系统及一种用于操作缓冲装置的方法的实施例。在实施例中，缓冲装置包括缓冲总线连接件、可连接到外围总线的外围总线接口、缓冲存储器模块及连接在所述缓冲总线连接件、所述外围总线接口与所述缓冲存储器模块之间的缓冲存储器控制器。所述缓冲总线连接件中的每一个缓冲总线连接件可连接到相应的外围装置。所述缓冲存储器模块包括对应于所述外围装置的存储器段。所述缓冲存储器控制器被配置成控制所述缓冲总线连接件、所述外围总线接口与所述缓冲存储器模块之间的数据通信。
缓冲装置电子系统以及用于操作方法

[发明专利]具有非易失性存储器的集成电路以及用于从所述存储器中取数据的方法-CN03809705.2无效
发明人： G·范斯蒂恩维克;F·坎帕纳勒 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2003-04-22 - 公布日： 2005-08-03 - 主分类号： G06F9/38 文献下载
摘要：根据本发明的集成电路包括处理器(603)，非易失性存储器(602)以及接口(605)，其中所述接口(605)包含第一高速缓冲存储器(601.1)和第二高速缓冲存储器(601.2)并且将处理器(603)连接到非易失性存储器接口(605)从非易失性存储器(602)获得数据，并且在中间将它们存储在所述第一或第二高速缓冲存储器(601.1，601.2)中，以及取决于被请求数据的存储位置，从所述第一高速缓冲存储器(601.1)或从第二高速缓冲存储器(601.2)提供数据给处理器(603)。
具有非易失性存储器集成电路以及用于存储器数据方法

[发明专利]高速缓冲存储器寻址-CN202110345344.6在审
发明人： J·T·帕夫洛夫斯基;E·C·科珀-巴利斯;D·A·罗伯茨 -专利权人：美光科技公司
申请日： 2021-03-31 - 公布日： 2021-10-19 - 主分类号： G06F12/0817 文献下载
摘要：本申请案涉及高速缓冲存储器寻址。所描述设备及方法有利地对存储器地址部分进行排序以用于高速缓冲存储器寻址。地址总线可具有比存储器地址小的宽度。所述存储器地址的多个位可分成最高有效位MSB部分及最低有效位LSB部分。首先将所述LSB部分提供给高速缓冲存储器。所述高速缓冲存储器可在接收到所述MSB部分之前处理所述LSB部分。所述高速缓冲存储器可使用所述LSB部分的索引位来索引到存储器单元阵列并识别多个对应标签。所述高速缓冲存储器还可对照所述LSB部分的较低阶标签位检查所述对应标签。用来自所述MSB部分的剩余标签位，所述高速缓冲存储器可确认或否认所述所预测命中。
高速缓冲存储器寻址

[发明专利]具有单一外存储器的数据多路复用装置-CN98120650.6无效
发明人：林直哉 -专利权人：恩益禧电子股份有限公司
申请日： 1998-09-22 - 公布日： 2004-09-08 - 主分类号： H04N7/52 文献下载
摘要：在数据多路复用装置中，单一外存储器存储不同种类传输数据。首部超高速缓冲存储器存储系统首部和首部数据，多个数据超高速缓冲存储器存储传输数据。超高速缓冲存储器经内部总线接至外存储器。数据输入电路在时分基础上从外存储器中顺序获取传输数据，将传输数据存入数据超高速缓冲存储器之一。系统时钟信号生成电路不断生成表示当前时间的系统时钟信号。选择电路顺序选择超高速缓冲存储器，产生系统首部、首部数据和传输数据形成的系统流。
具有单一外存数据多路复用装置

[发明专利]高速缓冲存储器系统及其控制方法-CN200680010553.9无效
发明人：冈林叶月;田中哲也;中西龙太;中岛雅逸;金子圭介 -专利权人：松下电器产业株式会社
申请日： 2006-02-08 - 公布日： 2008-03-26 - 主分类号： G06F12/08 文献下载
摘要：本发明提供一种高速缓冲存储器系统，积极接收来自软件的控制进行处理，该高速缓冲存储器系统包括在处理器(1)和存储器(2)之间被设置的高速缓冲存储器(3)以及控制所述高速缓冲存储器的TAC(TransferandAttributeController)(4)，TAC(4)通过执行处理器(1)预先规定的命令，来接收示出高速缓冲数据的传送及属性操作和指定该操作对象的地址的指令，并向所述高速缓冲存储器请求操作，该操作是对所述地址的操作且是所述指令示出的操作
高速缓冲存储器系统及其控制方法

[发明专利]存储器控制器及其操作方法-CN202010577287.X在审
发明人：秦龙;卢正基 -专利权人：爱思开海力士有限公司
申请日： 2020-06-22 - 公布日： 2021-03-23 - 主分类号： G06F3/06 文献下载
摘要：本申请涉及一种存储器控制器，该存储器控制器基于向存储器装置和存储器控制器供应电力的辅助电源装置的状态以及主机的电力状态，在缓冲存储器中分配新的缓冲存储器区域，或者将临时存储在缓冲存储器中的数据存储到存储器装置中
存储器控制器及其操作方法

[发明专利]经超高速缓冲存储器注入加速输入输出处理的方法及装置-CN03127745.4无效
发明人：帕特里克·J·博勒;拉马克里什南·拉贾莫尼;哈齐姆·沙菲 -专利权人：国际商业机器公司
申请日： 2003-08-13 - 公布日： 2004-05-26 - 主分类号： G06F13/14 文献下载
摘要：首先，在超高速缓冲存储器控制器中判断总线操作是否为在无需通过处理器干预通信的条件下，从第一存储器向第二存储器的数据传输，如直接存储器存取(DMA)传输。在所述总线操作是所述数据传输时，在超高速缓冲存储器控制器中判断是否所述超高速缓冲存储器包括来自所述数据传输的数据副本。在所述超高速缓冲存储器不包括来自所述数据传输的数据副本时，在超高速缓冲存储器中分配超高速缓冲存储器线，以存储来自所述数据传输的数据副本。
超高速缓冲存储器注入加速输入输出处理方法装置

[发明专利]高速缓冲存储器及控制方法-CN03147294.X无效
发明人：町村广喜;南谷淳一郎 -专利权人：恩益禧电子股份有限公司
申请日： 2003-07-14 - 公布日： 2004-02-18 - 主分类号： G06F12/08 文献下载
摘要：本发明涉及的高速缓冲存储器是使用组联合的系统的高速缓冲存储器，产生显示高速缓冲存储器数据有效性的存在的有效比特，包括标识存储器(1)，存储高速缓冲存储器数据地址的地址标识，和第一有效比特，显示在相应索引的块组中高速缓冲存储器数据的有效性的存在，有效比特寄存器(2)，存储相应于第一有效比特的第二有效比特，复位第二有效比特，根据第一有效比特和第二有效比特产生有效比特。
高速缓冲存储器控制方法

[发明专利]信息重放装置-CN98104071.3无效
发明人：所协助;今村佳也 -专利权人：日本胜利株式会社
申请日： 1998-02-06 - 公布日： 1999-08-11 - 主分类号： G11B20/10 文献下载
摘要：一种信息重放装置包括一个存储信息的记录介质。缓冲存储器被分别指定给各通道。进行检测以得出各缓冲存储器中的未占用区域尺寸。在时分的基础上以第一速率按顺序从记录介质读出诸信息段并将它分配给各缓冲存储器且写入之。以低于第一速率的第二速率从缓冲存储器并行按顺序且连续读出信息段。当所检出的与缓冲存储器相关联的尺寸等于或大于预定尺寸时允许从记录介质读出信息段并写入诸缓冲存储器之一中。
信息重放装置

[发明专利]用于跨越指令高速缓冲存储器线的指令的预解码修复高速缓冲存储器-CN201410446244.2有效
发明人：罗德尼·韦恩·史密斯;布莱恩·迈克尔·斯坦普尔;戴维·约翰·曼德扎克;詹姆斯·诺里斯·迪芬德尔费尔 -专利权人：高通股份有限公司
申请日： 2008-10-31 - 公布日： 2015-01-07 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及用于跨越指令高速缓冲存储器线的指令的预解码修复高速缓冲存储器。具体的，本发明描述处理器中的一种预解码修复高速缓冲存储器，其能够提取和执行可变长度指令，所述可变长度指令具有可在一程序中混合的具有至少两个长度的指令。本发明还描述用于填充所述预解码修复高速缓冲存储器和用于执行跨越两个高速缓冲存储器线的指令的方法。
用于跨越指令高速缓冲存储器解码修复