“纠错码”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10866个，建议您升级VIP下载更多相关专利

[发明专利]纠错方法以及装置-CN200680000729.2有效
发明人：齐藤幸一;深田阳一;前田洋一;云崎清美 -专利权人：日本电信电话株式会社
申请日： 2006-08-01 - 公布日： 2007-11-28 - 主分类号： H03M13/29 文献下载
摘要：在本发明中，在发送方装置中，将数据配置成矩阵状，在数据的列方向上计算纠错码，将纠错码配置成与数据相同列数的矩阵状，对具有数据或纠错码的各行赋予与行号相对应的编号信息，将各行分别封装在一个分组中并将检错码也封装在该分组中而进行发送，该检错码用于至少检测包含在分组中的编号信息和数据、或编号信息和纠错码。在接收方装置中，废弃根据包含在接收分组中的检错码而检测出差错的分组，根据编号信息检查分组的丢失，根据纠错码恢复已丢失的数据。由此，可以提供一种能够补偿分组丢失和分组内的比特差错、高效率、低延迟、并且可通过简单的电路结构来实现的纠错方法。
纠错方法以及装置

[发明专利]发送机、接收机以及编码率变更方法-CN201380072589.X有效
发明人：杉原坚也;宫田好邦;松本涉 -专利权人：三菱电机株式会社
申请日： 2013-02-08 - 公布日： 2019-03-22 - 主分类号： H03M13/19 文献下载
摘要：本发明以空间耦合LDPC码为基础，获得具有高纠错性能的LDPC码的检查矩阵的数据结构和实现高纠错性能的纠错码的编码率变更装置以及变更方法。纠错码的检查矩阵的数据结构是纠错码的检查矩阵的数据结构，纠错码是LDPC码，检查矩阵具有针对由检查矩阵的一部分列构成的部分矩阵对行进行排序后的矩阵构造。另外，在纠错码的编码率变更装置以及方法中，根据打孔位置确定信号而确定的打孔位置是使得在检查矩阵的由于打孔而受直接影响的区域中包含2个以上的1的列的数量最少的打孔位置。
纠错码检查矩阵数据结构编码变更装置以及方法

[发明专利]用于前向纠错(FEC)码的性能评估的方法和设备-CN201280067989.7无效
发明人：内博伊沙·斯托亚诺维奇;赵羽 -专利权人：华为技术有限公司
申请日： 2012-08-29 - 公布日： 2014-12-10 - 主分类号： H03M13/01 文献下载
摘要：本发明涉及一种用于评估前向纠错码的性能的方法(100)，所述前向纠错码用于对已知发射数据信号序列进行编码，所述方法(100)包括：经由通信信道接收(101)响应于所述已知发射数据符号序列的传输的接收数据符号序列，其中所述已知发射数据符号序列在不通过前向纠错码进行编码的情况下经由所述通信信道发送；基于所述已知发射数据符号以及基于所述前向纠错码的奇偶校验矩阵提供(103)扩展奇偶校验位序列；以及基于所述扩展奇偶校验位序列提供(105)所述前向纠错码的所述性能。
用于纠错 fec 性能评估方法设备

[发明专利]半导体存储器装置、操作其的方法以及存储器系统-CN201910004034.0在审
发明人：车相彦;金经纶;徐宁焄 -专利权人：三星电子株式会社
申请日： 2019-01-03 - 公布日： 2019-08-13 - 主分类号： G11C29/42 文献下载
摘要：所述半导体存储器装置包括：存储器单元阵列、纠错码引擎、输入/输出选通电路以及控制逻辑电路。存储器单元阵列包括多个存储体阵列，每个存储体阵列包括动态存储器单元。响应于访问地址和命令，控制逻辑电路生成用于控制输入/输出选通电路的第一控制信号和用于控制纠错码引擎的第二控制信号。控制逻辑电路响应于第一命令控制纠错码引擎对将被存储在至少一个存储体阵列的第一页中的写入数据执行s位纠错码编码，并响应于第二命令控制纠错码引擎对从第一页读取的第一码字执行t位纠错码解码。
纠错码半导体存储器装置控制逻辑电路引擎存储体阵列存储器单元阵列存储器系统输入/输出命令控制选通电路响应动态存储器单元读取第二控制信号第一控制信号纠错码编码纠错码解码访问地址写入数据码字存储

[发明专利]编码配置的方法和装置-CN202210015997.2在审
发明人：吴徐明;罗成先 -专利权人：华为技术有限公司
申请日： 2022-01-07 - 公布日： 2023-07-18 - 主分类号： H04L1/00 文献下载
摘要：该方法包括：光网络单元接收第一信息，第一信息用于指示前向纠错码字信息相对于第一前向纠错母码的改变量；光网络单元根据第一信息确定所述前向纠错码字信息。根据本申请提供的技术方案，通过指示前向纠错码字信息相对于第一前向纠错母码的改变量，有助于实现前向纠错码字信息的灵活配置。
编码配置方法装置

[发明专利]一种解决STT-RAM缓存写失败的方法-CN202010214371.5有效
发明人：章铁飞 -专利权人：浙江工商大学
申请日： 2020-03-24 - 公布日： 2022-08-23 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种解决STT‑RAM缓存写失败的方法，在纠错码的纠错能力与存储代价之间取得平衡。计算统计当前数据位对应的STT‑RAM单元将发生0到1的切换的总数据位数n；S2、比较n与阀值Kth，如果n大于Kth，则采用扩展纠错码进行纠错，如果n小于等于Kth，则采用默认纠错码进行纠错；S3、写缓存块时，设置目标缓存块标签的标志位，标识目标缓存块的纠错码类型；S4、读取缓存块数据时，同时读取缓存块标签的标志位，根据标志位确定所采用的纠错码类型，将缓存块发往对应的纠错码解码器纠错。
一种解决 stt ram 缓存失败方法

[发明专利]一种提高固态存储系统纠错码使用效率的方法-CN201110214690.7无效
发明人：张岭;张彤 -专利权人：张岭
申请日： 2011-07-28 - 公布日： 2012-01-18 - 主分类号： G06F11/10 文献下载
摘要：一种提高固态存储系统纠错码使用效率的方法，每一帧数据经过纠错码编码后会分散式地存储于不同物理存储页面内，所以不同页面所具有的不同的噪音容限会体现在不同的编码数据帧中，这样就会极大程度地缩小不同编码数据帧存储所面临的噪音容限之间的差别，因此纠错码的使用效率就会相应大幅度提高，使得固态存储系统可以避免了现有的较低的纠错码使用效率的缺陷，非常有效地使得固态存储系统最充分地利用纠错码的纠错功能来优化系统的可靠性和使用寿命。
一种提高固态存储系统纠错码使用效率方法

[发明专利]面向连续多位纠错码存储器的读写机制设计方法-CN202211478493.0在审
发明人：陈小文;陈政霖;鲁建壮;李晨;刘畅;张洋;曹壮;梁斌;刘必慰;胡春媚;刘汉燕;高文才;谢洋 -专利权人：中国人民解放军国防科技大学
申请日： 2022-11-21 - 公布日： 2023-03-07 - 主分类号： G11C11/416 文献下载
摘要：本申请涉及一种面向连续多位纠错码存储器的读写机制设计方法。所述方法包括：在多位纠错码存储器进行读操作时，读出的数据经过解码器解码后判断是否出错，如果没有出错则直接输出数据，有错误发生则进行重新读取多位纠错码存储器内数据进行错误定位及纠错，在写操作的过程中，编码器设计成数据交织排列计算的方式对需要写入的数据进行编码操作后写入多位纠错码存储器进行存储，并且同时更新垂直校验码，将写操作前的读取数据与写入转换成一拍进行操作，在时钟上升沿的时候完成数据的读操作，经过计算后在时钟的下降沿将数据写入多位纠错码存储器的存储单元。采用本方法能够提高多位纠错码存储器读写准确率。
面向连续纠错码存储器读写机制设计方法

[发明专利]一种增强QR码纠错能力的改进方法-CN201210044671.9有效
发明人：郑滔;詹珣;刘嘉 -专利权人：南京大学
申请日： 2012-02-24 - 公布日： 2012-07-11 - 主分类号： G11C29/42 文献下载
摘要：增强QR码纠错能力的改进方法，利用数据区的未使用空间，不再是填入预定的特定数据，根据已填入数据计算纠错码，再将纠错码数据填入未使用空间；额外纠错数据长度填入QR码功能区定位图形区域中；纠错码和原始QR码一样选择RS码进行纠错；RS码的生成多项式根据剩余存储空间进行动态计算和生成；纠错分段数量和原有编码机制中一样；采用数据分段机制，分段的方向和原有机制在每个版本中根据纠错等级可以存入固定数量的数据码和纠错码，若是已有数据量不足以填满预留的数据区本发明利用原有编码机制未利用的空间对数据进行纠错码生成，在解码部分，可进行两次纠错，这两次纠错还可能会互补，从而还原最初填入的数据。
一种增强 qr 纠错能力改进方法

[发明专利]基于可见光通信的纠错方法和装置-CN201210464350.4有效
发明人：刘若鹏;栾琳;肖光锦 -专利权人：深圳光启创新技术有限公司
申请日： 2012-11-16 - 公布日： 2013-03-06 - 主分类号： H04L1/00 文献下载
摘要：本发明实施例公开了一种基于可见光通信的纠错方法和装置，该纠错方法包括：发射端获取认证信息，在所述认证信息中加插纠错码，将具有纠错码的认证信息以可见光信号的形式发送出去；接收端将接收的可见光信号转化为数字信号，获得具有纠错码的认证信息，从所述具有纠错码的认证信息中解码出认证信息。
基于可见光通信纠错方法装置

[发明专利]再现及记录再现装置、数据恢复方法、写入数据生成方法-CN201610438775.6有效
发明人：林久纮;市川纪元 -专利权人：日立乐金光科技株式会社
申请日： 2016-06-17 - 公布日： 2019-06-18 - 主分类号： G11B20/18 文献下载
摘要：再现装置从记录了数据的记录介质再现数据，使用由记录介质中采用的文件格式规定的第二纠错码进行纠错，输出再现数据，在从再现装置取得的再现数据的恢复方法中，从再现装置取得再现数据，从再现数据中读取与第二纠错码不同的第一纠错码，使用第一纠错码进行再现数据的纠错，恢复用户数据。
再现记录装置数据恢复方法写入生成

[发明专利]基于移动MooseFS的纠错存储系统-CN201710011546.0在审
发明人：不公告发明人 -专利权人：长沙有干货网络技术有限公司
申请日： 2017-01-07 - 公布日： 2018-07-17 - 主分类号： G06F11/07 文献下载
摘要：基于移动MooseFS的纠错存储系统，开发了一种MooseFS的纠错码实现方法;基于MooseFS的纠错码方法主要有两部分组成:元数据服务器对码组的管理和存储，数据服务器利用纠错码算法实现校验块的生成和校验块、数据块的恢复功能;通过将纠错码码组按照文件名进行组织，将校验块作为“码组文件”的数据块进行关联，同时利用了MooseFS文件系统提供的元数据恢复机制，提高了程序的透明性和健壮性;该方法能够保证常用的“热数据”按照多副本存储，不常用的“冷数据”按照纠错码方式存储，在保证可靠性的同时极大地降低了多副本方式空间占用量。
纠错码校验存储系统数据块纠错码组元数据服务器多副本方式管理和存储纠错码算法空间占用量数据服务器副本存储恢复功能恢复机制文件系统健壮性冷数据热数据元数据移动对码存储保证关联开发

[发明专利]一种用自纠错码埋藏计算机信息数据方法-CN200610129452.5无效
发明人：樊晓青 -专利权人：樊晓青
申请日： 2006-11-17 - 公布日： 2008-05-28 - 主分类号： H04N1/32 文献下载
摘要：本发明提供了一种用自纠错码埋藏计算机信息数据方法，该方法首先将计算机的信息数据转换成用自纠错码表示的计算机数据即自纠错码化，将自纠错码化后的数据中的“0”、“1”用点、线、图形、颜色或点、线、图形、颜色的任意组合表示即印刷代码化本发明的效果是采用这样的自纠错码埋藏方法，可以自行纠错，并且纠错级别可由用户选择，纠错代码码位利用率高，具有抗污染及抗破损能力。
一种自纠错码埋藏计算机信息数据方法

[发明专利]一种存储数据的方法及存储装置-CN200910173950.3有效
发明人：张娅舸;徐君 -专利权人：成都市华为赛门铁克科技有限公司
申请日： 2009-09-22 - 公布日： 2011-04-20 - 主分类号： G11C16/10 文献下载
摘要：本发明实施例公开了一种存储数据的方法及存储装置，该方法包括：获得数据和所述数据的纠错码；通过与闪存相连的数据通道，将所述数据和所述数据的纠错码分别存储到所述闪存不同的页中。本发明技术方案由于将数据的纠错码存储到独立的页中，即将存储空间的页划分为两类，包括：一类页用于存储数据，一类页用于存储数据的纠错码，因此，可以通过较少读出次数就可以获得数据和数据的所有纠错码，从而获取到正确的数据
一种存储数据方法装置

[发明专利]一种纠错码标准化验证组件及其验证方法-CN202310345451.8在审
发明人：朱峰 -专利权人：阿里巴巴（中国）有限公司
申请日： 2023-03-29 - 公布日： 2023-06-23 - 主分类号： G06F11/10 文献下载
摘要：本发明公开了一种纠错码标准化验证组件及其验证方法，其中纠错码标准化验证组件包括测试对象、错误注入模块及结果预期模块；错误注入模块监测测试对象的行为，并当监测到测试对象在进行RAM的写操作时，将纠错码错误注入到RAM中；结果预期模块，当监测到测试对象发生读RAM操作时，根据从错误注入模块接收的错误注入信息，判断此次读RAM操作请求是否会发生纠错码错误以及具体的错误信息，获取预期值，并当测试对象上报错误信息时，将上报的错误信息和预期值进行比较，以判断测试对象上报错误信息行为的正确性；其中，错误注入模块、结果预期模块均采用参数化的类设计，且与测试对象封装成一独立纠错码标准化验证组件。本发明纠错码标准化验证组件复用性强以及错误检测高效。
一种纠错码标准化验证组件及其方法