专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果10866个,建议您升级VIP下载更多相关专利
  • [发明专利]纠错-CN200680002430.0无效
  • 塞巴斯蒂安·安吉尔 - NXP股份有限公司
  • 2006-01-12 - 2008-03-12 - H03M13/00
  • 一种用于保护码字u免受至少一个q-ary符号中错误的影响的系统100,其中,q是2的r次幂,r≥1,(q=2r)。码字u300包括信息符号310u[0],…,u[k-1],k>1,每个信息符号表示范围{0,...,2w-1}内的整数,其中,w=n*r,n≥1。处理器130包括整数处理器单元140,用于在程序的控制下,计算用于保护信息符号的奇偶校验符号312u[k],其中,奇偶校验符号包括-(a[0]·u[0]+a[1]·u[1]+...+a[k-1]·u[k-1])mod M,M≥2n(k+1)(q-1)+1,乘法·和加法+是整数运算。常数a[0],...,a[k-1]位于{0,...,M-1}中,M≥1,并选择常数a[0],...,a[k-1],以使元素a[i]·d·qj mod M对于i∈{0,...,k}和j∈{0,...,n-1}来说是唯一的,-q<d<q,d≠0。
  • 纠错码
  • [发明专利]快闪存储器控制器、其纠错控制器及其方法和系统-CN200910136250.7有效
  • 钟胜民;钟逸呈 - 财团法人工业技术研究院
  • 2009-05-04 - 2010-06-30 - G11C29/42
  • 本发明涉及一种快闪存储器控制器、其纠错控制器及其方法和系统,其中本发明的纠错控制器包含纠错编码器、纠错分割器、纠错构造器和纠错解码器。该纠错编码器根据欲储存于快闪存储器的信息数据产生不同长度的第一纠错数据。该纠错分割器根据每一第一纠错数据的长度将每一第一纠错数据分割成一个或多个纠错片段。该纠错构造器针对每一从该快闪存储器读取的信息数据,合并一个或多个所述纠错片段以产生第二纠错数据。该纠错解码器利用该纠错构造器产生的该纠错数据纠正该信息数据的错误。
  • 闪存控制器纠错码及其方法系统
  • [发明专利]防止产生纠错错误的转换电路-CN200410059824.2有效
  • 颜暐駩;许智仁 - 群联电子股份有限公司
  • 2004-06-22 - 2005-12-28 - G11C29/00
  • 本发明为一种防止产生纠错错误的转换电路,该发明于闪存内设置有纠错区间及数据区间,且纠错区间与数据区间分别连接于闪存控制器,而闪存控制器内设置有纠错转换电路,且纠错转换电路连接有多码元纠错规则,而当闪存控制器写入闪存的地址都是0xFF数据到闪存时,数据会由多码元纠错规则产生一组正确的纠错,然后再由纠错转换电路转换成都是0xFF的纠错,最后存到闪存内数据区间和纠错区间里的所有值也都会是0xFF,以防止纠错不全部为0xFF时,数据读取会有纠错产生错误的情形发生。
  • 防止产生纠错码错误转换电路
  • [发明专利]数字标记产生及检验系统-CN99107548.X无效
  • R·A·科德里;L·A·平特索夫 - 皮特尼鲍斯股份有限公司
  • 1999-03-31 - 2000-02-09 - G06K1/00
  • 用于对文献产生证明信息的方法包括产生纠错及使用纠错产生数字标记。用于检验印在邮件上信息完整性及认证信息的方法包括获得印在邮件上的纠错及使用获得的纠错检验证明信息的有效性。用于检验印在邮件上的证明信息的方法包括获得印在邮件上的纠错及确定获得的纠错是不精确的。获得用于产生不精确纠错的信息并由获得的信息产生纠错。使用产生的纠错来检验证明信息的有效性。该文献可以是邮件,及证明信息为邮资证明信息,以及纠错为用于至少终点地址信息一部分的纠错
  • 数字标记产生检验系统
  • [发明专利]一种纠错电路及纠错方法-CN202210890012.0有效
  • 谢俊;张力航 - 南京芯驰半导体科技有限公司
  • 2022-07-27 - 2022-10-25 - G06F11/10
  • 一种纠错电路及纠错方法,纠错电路,包括第一纠错模块、第二纠错模块和比较模块。第一纠错模块用于根据接收的源数据和与源数据对应的源校验位,生成纠正数据和第一纠正校验位;第二纠错模块连接第一纠错模块,用于根据纠正数据和校验位,确定纠正数据是否出错,并生成第二纠正校验位;比较模块连接于第一纠错模块和第二纠错模块之间本申请的纠错电路及纠错方法,不仅能够对数据进行纠错,而且能够检测纠错功能是否正常,实现了对纠错故障的自诊断,从而有效确保数据纠错功能的安全性,且在高级别的功能安全应用领域,效果尤为显著。
  • 一种纠错码电路纠错方法
  • [发明专利]纠错生成方法、装置、设备及存储介质-CN202210645965.0在审
  • 欧兆熊;徐达人 - 阿里巴巴(中国)有限公司
  • 2022-06-09 - 2022-09-27 - H03M13/03
  • 本申请实施例提供了纠错生成方法、装置、设备及存储介质,应用于服务器设备,涉及存储部件,所述存储部件具有纠错能力,所述方法包括:接收针对数据处理的写命令,获取所述写命令所携带的用户数据;在对所述用户数据进行纠错编码的过程中,在针对纠错的单个码长单元内对所述用户数据执行多次纠错编码操作,得到针对所述用户数据的纠错码字;所述纠错码字的码长大于所述用户数据的数据长度。在经过多次纠错操作得到的纠错码字的码长将会大于用户数据的数据长度,基于纠错的码长大于用户数据的数据长度,实现对小颗粒的访问和高纠错能力的双重需求。
  • 纠错码生成方法装置设备存储介质

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top