“第二处理器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果18975420个，建议您升级VIP下载更多相关专利

[发明专利]电源管理电路、电子产品和控制方法-CN202010955567.X有效
发明人：李志;金凌琳;余丁;杨延彬 -专利权人：深圳市当智科技有限公司
申请日： 2020-09-11 - 公布日： 2022-07-08 - 主分类号： G06F1/3293 文献下载
摘要：本发明涉及一种电源管理电路、电子产品和控制方法，其中第一处理器控制端连接第二处理器的控制信号输出端，第一处理器的控制信号输出端连接电子开关设备的控制端，电子开关设备的开关的输入端连接供电电源，电子开关设备的开关的输出端连接电源管理设备，电源管理设备的电源输出端连接第二处理器，且第一处理器的待机功耗低于第二处理器的待机功耗。以此实现在接收到待机信号时，第二处理器控制所有的外设关闭后发出控制信号给第一处理器，第一处理器控制电子开关设备断开，以断开对电源管理设备的供电，从而断开第二处理器和所有外设的供电，只维持待机功耗极低的第一处理器供电
电源管理电路电子产品控制方法

[实用新型]低功耗电路和智能设备-CN202021985164.1有效
发明人：李志;金凌琳;余丁;杨延彬 -专利权人：深圳市当智科技有限公司
申请日： 2020-09-11 - 公布日： 2021-06-01 - 主分类号： G05B19/042 文献下载
摘要：本实用新型涉及一种低功耗电路和智能设备，其中第一处理器控制端连接第二处理器的控制信号输出端，第一处理器的控制信号输出端连接电子开关设备的控制端，电子开关设备的开关的输入端连接供电电源，电子开关设备的开关的输出端连接电源管理设备，电源管理设备的电源输出端连接第二处理器，且第一处理器的待机功耗低于第二处理器的待机功耗。以此实现在接收到待机信号时，第二处理器控制所有的外设关闭后发出控制信号给第一处理器，第一处理器控制电子开关设备断开，以断开对电源管理设备的供电，从而断开第二处理器和所有外设的供电，只维持待机功耗极低的第一处理器供电
功耗电路智能设备

[实用新型]计算机主板、双路处理器计算机及四路处理器计算机-CN202123160000.2有效
发明人：陈杰;杨晓君;陈浩;李晶晶;张腾 -专利权人：海光信息技术股份有限公司
申请日： 2021-12-15 - 公布日： 2022-06-14 - 主分类号： G06F1/16 文献下载
摘要：本实用新型提供一种计算机主板、双路处理器计算机及四路处理器计算机，包括：两个处理器基座，每个处理器基座具有第一处理器互连接口、第二处理器互连接口和第三处理器互连接口，其中一个处理器基座的第一处理器互连接口与另一个处理器基座的第一处理器互连接口通信连接；第一对外通信接口，与其中一个处理器基座的第二处理器互连接口通信连接；第二对外通信接口，与另一个处理器基座的第二处理器互连接口通信连接；第三对外通信接口，与其中一个处理器基座的第三处理器互连接口通信连接；第四对外通信接口，与另一个处理器基座的第三处理器互连接口通信连接。本实用新型提供的计算机主板，能够通过第二处理器互连接口和第三处理器互连接口灵活的配置为所需数量的多路处理器。
计算机主板处理器四路

[发明专利]一种移动终端处理器间通讯的系统、方法及移动终端-CN201010118015.X无效
发明人：张碧君;郝国栋 -专利权人：宇龙计算机通信科技(深圳)有限公司
申请日： 2010-03-04 - 公布日： 2010-10-13 - 主分类号： H04W28/02 文献下载
摘要：本发明适用于移动通信领域，提供了一种移动终端处理器间通讯的系统、方法及移动终端，包括第一处理器和第二处理器，所述系统还包括：多端口器件，具有多个上行通道和下行通道，分别与所述第一处理器和第二处理器连接，所述第一处理器通过所述多端口器件的通道中的下行通道发送数据至第二处理器，所述第一处理器通过所述多端口器件的通道中的上行通道接收第二处理器发送的数据。本发明，第一处理器和第二处理器通过多端口器件发送和接收数据，由于多端口器件设定有多通道，并且每个通道具备独立的读写操作，每个通道规定传送不同的内容，不需要经过复用和解复用处理，可以提高两个处理器之间数据传输的速度
一种移动终端处理器通讯系统方法

[发明专利]用于异构多处理器系统中处理器间中断的机制-CN201580044766.2有效
发明人： A·R·安萨里;F·伯顿 -专利权人：赛灵思公司
申请日： 2015-08-17 - 公布日： 2020-11-06 - 主分类号： G06F13/24 文献下载
摘要：本公开提供了用于在异构多处理器系统(100)中处理处理器间中断(IPI)的设备和方法。此处提供的可扩展IPI机制需要最少的逻辑，并且可以用于异构处理器间(诸如应用处理器、实时处理器和FPGA加速器间)的通信。这种机制在逻辑面积和可编程复杂度两方面也是低成本的。一个示例系统(100)通常包括第一处理器(102)，具有与第一处理器不同的处理器类型的第二处理器(104)和IPI电路(108)。IPI电路通常包括与第一处理器相关联的第一寄存器(2020)，其中第一寄存器中的第一比特指示第一处理器是否已请求中断第二处理器；以及与所述第二处理器相关联的第二寄存器(2021)，其中所述第二寄存器中的第二比特指示所述第二处理器是否已请求中断所述第一处理器。
用于异构多处理器系统中断机制

[发明专利]流体控制系统以及流体控制装置的控制方法-CN201780005089.2有效
发明人：平田薰;杉田胜幸;泽田洋平;泷本昌彦;西野功二 -专利权人：株式会社富士金
申请日： 2017-04-21 - 公布日： 2021-07-16 - 主分类号： G05D7/06 文献下载
摘要：本发明提供一种流体控制装置，其具备流体控制模块和外部控制模块，流体控制模块具有流路上的控制阀、驱动控制阀的阀驱动电路、流路上的流体测量器、处理从流体测量器输出的信号的第一处理器，外部控制模块具有第二处理器，该第二处理器处理第一处理器输出的信号，第二处理器根据从第一处理器输出的流体测量器的信号输出阀控制信号，阀控制信号不通过第一处理器，而是被直接输入到阀驱动电路，阀驱动电路根据来自第二处理器的阀控制信号，
流体控制系统以及控制装置方法

[发明专利]用于具有独立处理器的计算机系统中的数据交换的通用指针-CN201980068820.5在审
发明人： S·J·沃勒克 -专利权人：美光科技公司
申请日： 2019-10-17 - 公布日： 2021-06-08 - 主分类号： G06F9/35 文献下载
摘要：举例来说，在具有第一处理器和与所述第一处理器分离并独立于所述第一处理器的第二处理器的计算系统中，所述第一处理器可运行程序，所述程序被配置成使用指针，所述指针识别具有对象的ID和所述对象内的偏移的虚拟存储器地址所述第一处理器可使用所述虚拟存储器地址将数据存储于所述计算系统中的存储器位置处和/或识别所述存储器位置处的例程以供由所述第二处理器执行。在所述指针从所述第一处理器传送到所述第二处理器之后，所述第二处理器可存取由所述虚拟存储器地址识别的相同存储器位置。所述第二处理器可对存储于所述存储器位置处的所述数据进行操作或加载来自所述存储器位置的所述例程以供执行。
用于具有独立处理器计算机系统中的数据交换通用指针

[发明专利]高速数据处理器-CN201210299769.9无效
发明人：高文武;黄云全;李培;刘德伟;沈仁华;杜鹰 -专利权人：成都爱斯顿测控技术有限公司
申请日： 2012-08-22 - 公布日： 2014-03-12 - 主分类号： G05B19/042 文献下载
摘要：发明公开了一种高速数据处理器，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一PHY模块，第二处理器连接有PCI插槽和第二PHY模块，所述的采集控制器上设置有信号采集端口，所述的第一PHY模块和第二PHY模块上都设置有四个以太网端口。本发明的有益效果：采用FPGA控制处理两片处理器的输入端口，该FPGA有多个高速数据通道和予处理能力，采用双处理器使得本装置的数据处理能力大大增强，使得本装置能够广泛用于雷达前端、高速数据采集等领域。
高速数据处理器

[实用新型]高速数据处理器-CN201220417893.6有效
发明人：高文武;黄云全;李培;刘德伟;沈仁华;杜鹰 -专利权人：成都爱斯顿测控技术有限公司
申请日： 2012-08-22 - 公布日： 2013-02-06 - 主分类号： G05B19/042 文献下载
摘要：本实用新型公开了一种高速数据处理器，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一PHY模块，第二处理器连接有PCI插槽和第二PHY模块，所述的采集控制器上设置有信号采集端口，所述的第一PHY模块和第二PHY模块上都设置有四个以太网端口。本实用新型的有益效果：采用FPGA控制处理两片处理器的输入端口，该FPGA有多个高速数据通道和予处理能力，采用双处理器使得本装置的数据处理能力大大增强，使得本装置能够广泛用于雷达前端、高速数据采集等领域
高速数据处理器

[发明专利]高效的系统管理同步和存储器分配-CN200480036294.8有效
发明人：巴恩斯·库珀;格兰特·小林 -专利权人：英特尔公司
申请日： 2004-10-06 - 公布日： 2007-01-03 - 主分类号： G06F9/46 文献下载
摘要：在本文中描述了用于优化多处理器同步和系统管理存储器空间分配的方法和装置。当接收到系统管理中断时，第一处理器核查第二处理器的状态，所述核查操作可以通过核查存有表示第二存储器的状态值的储存介质来实现。第一处理器根据第二处理器的状态处理SMI或者等待第二处理器。此外，系统管理存储器被分配，其中指派给第一处理器的第一系统管理存储器空间与指派给第二处理器的第二系统管理存储器空间重叠，留下第一和第二非重叠区域。
高效系统管理同步存储器分配

[发明专利]校验系统和校验方法-CN202310340853.9在审
发明人：王辉;王亮 -专利权人：欧姆龙（上海）有限公司
申请日： 2023-03-31 - 公布日： 2023-06-30 - 主分类号： G06F11/16 文献下载
摘要：本申请实施例提供一种校验系统和校验方法，校验系统包括：第一处理器，其对数据源的数据进行处理，得到第一处理结果；第二处理器，其对数据源的数据进行处理，得到第二处理结果；以及控制器，其比较第一处理结果与第二处理结果而得到第一比较结果，并将第一比较结果反馈给第一处理器和第二处理器，第一处理器在接收到第一比较结果后再次对数据源的数据进行处理得到第三处理结果，第二处理器在接收到第一比较结果后再次对数据源的数据进行处理得到第四处理结果，控制器比较第三处理结果与第四处理结果而得到第二比较结果由此，通过两个处理器分别对数据进行处理，并对两个处理器的处理结果进行多次比较，能够提高数据的安全性。
校验系统方法

[发明专利]连接到多个处理器的安全模块的控制方法以及用于实现该方法的电子装置-CN201980033027.1在审
发明人：朴正植 -专利权人：三星电子株式会社
申请日： 2019-05-15 - 公布日： 2020-12-25 - 主分类号： G06F21/35 文献下载
摘要：该电子装置包括：第一处理器，配置为执行与外部电子装置的通信；第二处理器，配置为运行至少一个应用；以及安全模块，配置为包括：与第一处理器电连接的第一接口，与第二处理器电连接的第二接口，存储订户信息和生物特征信息的存储器该控制电路，配置为：至少基于从第一处理器接收的、与通信有关的请求，通过第一接口向第一处理器提供订户信息；以及至少基于从第二处理器接收的、与所述至少一个应用的至少一部分有关的请求，通过第二接口向第二处理器提供生物特征信息
接到处理器安全模块控制方法以及用于实现电子装置

[实用新型]网间连接器及工业控制系统-CN202220999064.7有效
发明人：陈树立;李华军;温宜明 -专利权人：杭州康吉森自动化科技有限公司
申请日： 2022-04-27 - 公布日： 2022-08-09 - 主分类号： H04L12/40 文献下载
摘要：本申请提供了一种网间连接器及工业控制系统，涉及电子设备领域，解决了相关技术中网间连接器的处理能力有限的问题。本申请提供的网间连接器包括：第一处理器、第二处理器和存储器；所述第一处理器与所述第二处理器相连接，所述第一处理器与所述存储器相连接；所述第二处理器与所述存储器相连接；所述第二处理器包括解析模块、用于收发第一协议数据的第一接口以及用于收发第二协议数据的第二接口，所述第一接口与所述解析模块相连接，所述第二接口与所述解析模块相连接；所述解析模块分别与所述第一处理器和所述存储器相连接。
连接器工业控制系统

[发明专利]设备控制方法、装置以及穿戴设备-CN202111656532.7在审
发明人：黎志文 -专利权人： OPPO广东移动通信有限公司
申请日： 2021-12-30 - 公布日： 2023-07-11 - 主分类号： G06F1/3287 文献下载
摘要：在穿戴设备至少包括第一处理器以及第二处理器的情况下，第二处理器器件可以用于检测穿戴设备是否处于未使用状态。第一处理器则响应于第二处理器发送的用于通知第一处理器穿戴设备处于未使用状态第一状态通知消息，获取所述第一处理器对应的指定任务的当前状态。并且，在指定任务当前未被所述第一处理器运行的情况下，触发与所述第一处理器对应的功耗降低操作，从而降低第一处理器所消耗的功耗，进而提升穿戴设备的续航能力。
设备控制方法装置以及穿戴

[发明专利]数据移动、将数据设置为无效的方法、处理器及系统-CN201510282442.4有效
发明人：张广飞;蔡卫光;张惠敏 -专利权人：华为技术有限公司
申请日： 2015-05-28 - 公布日： 2018-10-30 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种数据移动方法，用于解决在多处理器系统中存在的资源浪费的技术问题。所述方法包括：当第一处理器的缓存中存储的第一数据待被移动到所述第一处理器的内存中时，所述第一处理器确定第二数据在第二处理器中的地址；所述第一处理器生成第一替换更新消息，所述第一替换更新消息中携带所述第二数据在所述第二处理器中的地址；所述第一处理器将所述第一替换更新消息发送给所述第二处理器。本发明还公开了一种将数据设置为无效的方法，及相应的处理器和多处理器系统。
数据移动设置无效方法处理器系统