“源端子”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果795427个，建议您升级VIP下载更多相关专利

[发明专利]电子器件、形成电子器件的方法和电路-CN201910305279.7有效
发明人： J·R-吉塔特;奥罗拉·康斯坦特 -专利权人：半导体元件工业有限责任公司
申请日： 2019-04-16 - 公布日： 2023-04-25 - 主分类号： H10N79/00 文献下载
摘要：在一方面，电路包括漏极端子和源极端子；HEMT，具有漏极和源极，其中漏极耦接到漏极端子；以及可变电阻器，具有第一和第二电极。第一电极可耦接到HEMT的源极，并且第二电极可耦接到源极端子。在另一方面，电子器件包括源极端子；沟道层和阻挡层之间的异质结；HEMT的源极电极，源极电极覆盖在沟道层上面；第一电阻器电极，第一电阻器电极覆盖在沟道层上面并与源极电极间隔开，第一电阻器电极耦接到源极端子；以及可变电阻器，其中从俯视图看，可变电阻器在源极电极和第一电阻器电极之间沿着异质结设置。
电子器件形成方法电路

[发明专利]放大电路-CN202180035986.4在审
发明人：那须浩司 -专利权人：株式会社村田制作所
申请日： 2021-04-12 - 公布日： 2023-01-31 - 主分类号： H03F1/30 文献下载
摘要：放大电路具备包含放大晶体管(10)的放大器(5)和偏置电路(1)，偏置电路(1)包含：具有基极端子(B1)及集电极端子(C1)的偏置晶体管(22)；具有栅极端子(G2)、源极端子(S3)以及漏极端子(D4)的晶体管(33)；具有栅极端子(G3)、源极端子(S5)以及漏极端子(D6)的晶体管(31)；电阻(41及42)；以及电流源(60)，源极端子(S3及S5)与电源连接，电阻(42)的一端与基极端子(B1)连接，电阻(42)的另一端与漏极端子(D6)连接，电阻(41)的一端与电阻(42)的另一端连接，电阻(41)的另一端与偏置输出端子(100)连接，还具备反馈电路，基于集电极端子(C1)的电位来控制基极端子
放大电路

[发明专利]显示装置及其控制方法-CN201180075029.0有效
发明人：小野晋也;钟之江有宣;柘植仁志;戎野浩平 -专利权人：松下电器产业株式会社
申请日： 2011-11-24 - 公布日： 2014-07-23 - 主分类号： G09G3/30 文献下载
摘要：显示装置具备的多个像素电路(10)各自具备：驱动晶体管(TD)，其源极端子和漏极端子的一方与电源线(VDD)连接；电容元件(Cs)，其第1端子与驱动晶体管(TD)的栅极端子连接；开关元件(T1)，其对电容元件(Cs)的第2端子与数据线(DATA)的导通和非导通进行切换；开关元件(T2)，其对电容元件(Cs)的第2端子与驱动晶体管(TD)的源极端子的导通和非导通进行切换；开关元件(T3)，其对电容元件(Cs)的第1端子与参考电压线(Vref)的导通和非导通进行切换；以及发光元件(EL)，其第1端子与驱动晶体管(TD)的源极端子和漏极端子的另一方连接，第2端子与电源线(VSS)连接，参考电压线(Vref)对驱动晶体管(TD)的栅极端子-源极端子间提供比阈值电压大的正向偏置电压。
显示装置及其控制方法

[发明专利]具有共源极电感布局以避免直通的逆变器切换器件-CN201711021952.1有效
发明人：徐竹娴;陈清麒 -专利权人：福特全球技术公司
申请日： 2017-10-26 - 公布日： 2021-06-01 - 主分类号： H02M1/38 文献下载
摘要：一种逆变桥中的相脚具有上部晶体管，上部晶体管具有上部栅极、集电极、和发射极端子，其中上部栅极和发射极端子布置为产生上部共源极电感。下部晶体管具有下部栅极、集电极、和发射极端子，其中下部栅极和发射极端子布置为产生下部共源极电感。上部二极管跨接在上部集电极和发射极端子上，并且大体上与上部共源极电感并联。下部二极管跨接在下部集电极和发射极端子上，并且大体上与下部共源极电感并联。因此，当在其中一个晶体管关闭时承载换向电流时，二极管大体上绕过共源极电感。这允许相脚在避免“直通”问题的同时，在栅极端子处具有显著的共源电感。
具有共源极电感布局避免直通逆变器切换器件

[实用新型]快速继电器接线端子台-CN201920206826.1有效
发明人：江炽华 -专利权人：广州智人时代科技有限公司
申请日： 2019-02-18 - 公布日： 2019-09-10 - 主分类号： H01H50/14 文献下载
摘要：本实用新型公开了一种快速继电器接线端子台，包括输入端子排、多个电源切换模组、多个继电器和输出端子排，输入端子排上设有0V输入端、24V输入端、输入公共端和多个信号输入端，信号输入端通过对应位置的电源切换模组与相应的继电器连接，每个电源切换模组还均与输入公共端连接，输出端子排上设有多个触点组，每个触点组均包括无源输出常开点、无源输出公共端和无源输出常闭点，无源输出常开点、无源输出公共端和无源输出常闭点均与对应的继电器连接，0V输入端连接下级串行端子组的0V输入端，24V输入端连接下级串行端子组的24V输入端。
继电器输入端无源电源切换模组输出无源输出公共端快速继电器输出端子排输入端连接输入端子排信号输入端串行端子常闭点常开点触点组公共端本实用新型电气控制柜接线端子台下级接线端子接线节约

[发明专利]自扫描型发光器件阵列的驱动电路-CN00802049.3有效
发明人：大野诚治 -专利权人：日本板硝子株式会社
申请日： 2000-10-10 - 公布日： 2001-11-14 - 主分类号： B41J2/45 文献下载
摘要：提供一种使用于自扫描型发光器件阵列,并且能够以简单的电路构成实现于电压源同样功能的驱动电路。驱动电路具有第1和第2缓冲器,和接这些缓冲器的输出端子的第1和第2电阻。第1缓冲器的输入端子接到第1脉冲电压源,且栅极端子接地。第2缓冲器的输入端子接+5V,且栅极端子接第2脉冲电压源。第1和第2电阻一起接驱动电路的输出端子,且该输出端子接到时钟脉冲端子上。
扫描发光器件阵列驱动电路

[发明专利]集成电路的多功能输入端子-CN200910142549.3有效
发明人：丁光庆;贺凯瑞;黄树良 -专利权人：技领半导体（上海）有限公司;技领半导体国际股份有限公司
申请日： 2009-06-26 - 公布日： 2010-02-24 - 主分类号： H03K19/003 文献下载
摘要：本发明公开了一种集成电路的多功能输入端子，使用单个端子将集成电路配置成三种状态之一。集成电路内的电路耦接到所述端子，并判断所述端子：1)是通过低阻抗耦接到电压源，还是2)通过中等阻抗耦接到电压源，或是3)浮动或基本上浮动。当所述电路判断出所述端子通过低阻抗耦接到电压源时，所述电路设置第一数字逻辑信号。当所述电路判断出所述端子通过中等阻抗耦接到电压源时，所述电路设置第二数字逻辑信号。当所述电路判断出所述端子浮动或基本上浮动时，所述电路设置第三数字逻辑信号。所述端子和电路特别适合用于电源管理单元(PMU)集成电路中。
集成电路多功能输入端子

[实用新型]集成电路的多功能输入端子-CN200920156534.8无效
发明人：丁光庆;贺凯瑞;黄树良 -专利权人：技领半导体(上海)有限公司;技领半导体股份有限公司
申请日： 2009-06-26 - 公布日： 2010-08-11 - 主分类号： H03K19/003 文献下载
摘要：本实用新型公开了一种集成电路的多功能输入端子，使用单个端子将集成电路配置成三种状态之一。该集成电路包括端子；电路，判断所述端子是在所述集成电路外部通过低阻抗耦接到电压源、还是在所述集成电路外部通过中等阻抗耦接到所述电压源、或是所述端子浮动或基本上浮动，其中如果所述电路判断出所述端子通过所述低阻抗耦接到所述电压源，则所述电路设置第一数字逻辑信号，其中如果所述电路判断出所述端子通过所述中等阻抗耦接到所述电压源，则所述电路设置第二数字逻辑信号，并且其中如果所述电路判断出所述端子浮动或基本上浮动，则所述电路设置第三数字逻辑信号
集成电路多功能输入端子

[发明专利]在非易失性半导体存储器件中擦除数据的方法-CN98120199.7无效
发明人：原英树 -专利权人：日本电气株式会社
申请日： 1998-10-23 - 公布日： 1999-05-05 - 主分类号： G11C11/40 文献下载
摘要：在本发明的数据擦除操作中,一个漏极端子断开。大约－10V的负电压与大约5V的正电压分别加到控制栅与源极端子。大约1－2V的电压加给P阱端子与N阱端子。地电位被提供给基片。低于源极端子电压而高于基片电压(接地电压)的电压被提供给源极扩散层与基片之间的P阱与N阱。因此,在源极与浮栅之间产生了电场,通过F－N隧道效应实现了擦除操作。
非易失性半导体存储器件擦除数据方法

[发明专利]偏置静电放电电路及降低静电放电电路的电容的方法-CN201510535034.5有效
发明人：科奈斯·P·斯诺登;T·康;李永亮 -专利权人：快捷半导体（苏州）有限公司;快捷半导体公司
申请日： 2015-08-27 - 公布日： 2018-08-07 - 主分类号： H03K19/0175 文献下载
摘要：ESD器件的本体端子可被负偏置以降低所述ESD器件的漏极端子到源极端子的电容。电荷泵可被配置为提供对所述ESD器件的本体端子的负偏压。在某些例子中，所述ESD器件的栅极端子可耦合到所述ESD器件的源极端子，诸如通过电阻器来耦合，并且所述源极端子可耦合到地面。
偏置静电放电电路降低电容方法

[发明专利]一种SiC MOSFET子模组单元压接型封装-CN202111204285.7在审
发明人：王来利;王海骅;马定坤;赵成 -专利权人：西安交通大学
申请日： 2021-10-15 - 公布日： 2022-03-04 - 主分类号： H01L23/495 文献下载
摘要：本发明公开了一种SiC MOSFET子模组单元压接型封装，包括SiCMOSFET子单元阵列、栅极碟簧及连接部件、PCB基板、栅极端子、辅助源极端子和源极底板；所述SiCMOSFET子单元阵列由M个SiCMOSFET子单元组成；每个SiC MOSFET子单元均通过若干栅极碟簧及连接部件与PCB基板的上表面连接，所述PCB基板的下表面连接至源极底板，所述栅极端子设置在PCB基板的一侧，所述辅助源极端子设置在源极底板的一侧，且栅极端子和辅助源极端子位于同一方位。
一种 sic mosfet 模组单元压接型封装

[实用新型]集成继电器控制端子台-CN202021092797.X有效
发明人：黄琴 -专利权人：深圳市宏泰电气智能化有限公司
申请日： 2020-06-14 - 公布日： 2020-12-01 - 主分类号： H01H50/14 文献下载
摘要：本实用新型公开了一种集成继电器控制端子台，包括输入端子排、多个继电器和输出端子排，所述输入端子排上设有COM输入端、以及多个信号输入端，所述COM输入端同时与多个继电器的线圈一端连接，多个继电器的线圈另一端分别与输入端子排对应的信号输入端连接，所述输出端子排上设有多个触点组，每个所述触点组均包括无源输出常开点、无源输出公共端和无源输出常闭点，所述无源输出常开点、无源输出公共端和无源输出常闭点均与对应的所述继电器连接。
集成继电器控制端子

[发明专利]半导体装置-CN201410317484.2有效
发明人：山下贤哉 -专利权人：松下知识产权经营株式会社
申请日： 2014-07-04 - 公布日： 2018-11-20 - 主分类号： H01L25/00 文献下载
摘要：本发明的半导体装置具备：半导体模块(18)，其包含高侧的第1晶体管(10b)以及低侧的第2晶体管(10a)；第1控制基板(8)；在第1控制基板上与第1晶体管的第1栅极端子(28b)以及第1源极端子(29b)相连接的驱动元件(6)以及与第2晶体管的第2栅极端子(28a)以及第2源极端子(29a)相连接的驱动元件(6)；第2控制基板(5)，其配置在第1控制基板上；和光耦合器(3)。第1栅极端子、第1源极端子设置于配置有正极端子(25)以及接地端子(26)的一侧，第2栅极端子、第2源极端子设置于配置有输出端子(27)的一侧。
半导体装置

[发明专利]电源开关-CN202211022416.4在审
发明人： L·洛佩兹 -专利权人：意法半导体(鲁塞)公司
申请日： 2022-08-24 - 公布日： 2023-02-28 - 主分类号： H03K17/687 文献下载
摘要：本公开的实施例涉及电源开关，一种电源开关器件，包括：第一端子，用于连接到第一电源电位的源；第二端子，被配置为提供第二电位；以及第三端子，用于连接到第三电源电位的第二源。所述器件包括：第一PMOS晶体管，其具有连接到第二端子的源极和连接到第三端子的漏极；第二PMOS晶体管，其具有连接到第二端子的源极；以及第三PMOS晶体管，其具有连接到第一端子的源极和连接到第二晶体管的漏极的漏极
电源开关

[发明专利]可调节晶体管器件-CN201410096342.8有效
发明人： W·雷吉;H·韦伯;M·特罗伊;G·诺鲍尔;M·珀尔齐尔;M·菲勒梅耶;F·希尔勒 -专利权人：英飞凌科技奥地利有限公司
申请日： 2014-03-14 - 公布日： 2017-04-12 - 主分类号： H01L27/088 文献下载
摘要：一种晶体管器件，包括至少一个第一类型的晶体管单元，包括漂移区域、源极区域、布置在源极区域和漂移区域之间的本体区域、漏极区域、与本体区域相邻并且通过栅极电介质与本体区域介电绝缘的栅极电极、以及与所述漂移区域相邻并且通过场电极电介质与漂移区域介电绝缘的场电极栅极端子耦合到栅极电极，源极端子耦合到源极区域，并且控制端子被配置成接收控制信号。可变电阻器连接在场电极与栅极端子或源极端子之间。可变电阻器包括被配置成通过在控制端子处接收的控制信号进行调节的可变电阻。
调节晶体管器件