“栅层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2548482个，建议您升级VIP下载更多相关专利

[实用新型]一种异质结太阳能电池组件-CN202320591232.3有效
发明人：李杏兵;刘云;杨超;张闻斌;张忠卫 -专利权人：江苏国晟世安新能源有限公司
申请日： 2023-03-23 - 公布日： 2023-06-27 - 主分类号： H01L31/0224 文献下载
摘要：本实用新型提供了一种异质结太阳能电池组件，包括基板、阻挡栅线层和金属栅线层，阻挡栅线层位于基板的正面和背面，金属栅线层位于阻挡栅线层的表面；金属栅线层的栅线与阻挡栅线层的栅线一一对应且金属栅线层的栅线的宽度小于阻挡栅线层的栅线的宽度；金属栅线层为铜浆印刷层或者银包铜浆印刷层；阻挡栅线层为能够阻挡铜金属的材料层。本实用新型通过增加阻挡栅线层使得金属栅线层使用含铜浆料制备时，不会存在铜往内侧的含硅层扩散的问题，在降低成本的同时满足质量要求。
一种异质结太阳能电池组件

[发明专利]Ge基双栅型InGaAs nMOSFET器件及其制备方法-CN202011485480.7在审
发明人：唐晓雨;花涛;刘玉杰;赵毅 -专利权人：南京工程学院
申请日： 2020-12-16 - 公布日： 2021-03-26 - 主分类号： H01L29/786 文献下载
摘要：本发明公开了一种Ge基双栅型InGaAs nMOSFET器件及其制备方法，所述器件包括Ge衬底、隔离介质层、背栅金属层、背栅介质层、InGaAs薄膜、顶栅介质层、顶栅金属层和源漏区域；Ge衬底上方依次设有隔离介质层、背栅金属层，背栅金属层设有背栅电极，背栅金属层上方设置一层背栅介质层，背栅介质层的上方设置InGaAs薄膜，InGaAs薄膜设有源漏区域，InGaAs薄膜上方依次设置顶栅介质层、顶栅金属层，顶栅金属层设置顶栅电极本发明使用金属键合的方法将InGaAs薄膜转移到Ge衬底上，工艺简单可行，增强器件可靠性；双栅InGaAsnMOSFET结构提高栅极对沟道调控能力。
ge 基双栅型 ingaas nmosfet 器件及其制备方法

[发明专利]一种3D打印的太阳能电池锥形渐变式电极结构-CN201310747128.X有效
发明人：胡剑豪;张忠卫;尹振忠;周利荣;刘穆清;马贤芳 -专利权人：上海神舟新能源发展有限公司
申请日： 2013-12-30 - 公布日： 2017-01-18 - 主分类号： H01L31/0224 文献下载
摘要：本发明涉及一种3D打印的太阳能电池锥形渐变式电极结构，包括衬底、主栅线及副栅线，主栅线与副栅线均由3D打印形成，主栅线与副栅线垂直交叉设置在衬底上，且副栅线为分段结构，主栅线包括主栅线导电层与主栅线种子层，主栅线种子层敷设在衬底上，主栅线导电层敷设在主栅线种子层上，副栅线包括副栅线导电层与副栅线种子层，副栅线种子层敷设在衬底上，副栅线导电层敷设在副栅线种子层上，副栅线导电层为锥形渐变式层状体。与现有技术相比，本发明的电极结构栅线形貌精细可控，距离主栅线距离越近的副栅线高度越大，增强了副栅线收集载流子的能力，改善了栅线导电性能。
一种打印太阳能电池锥形渐变电极结构

[实用新型]一种3D打印的太阳能电池锥形渐变式电极结构-CN201320888687.8有效
发明人：胡剑豪;张忠卫;尹振忠;周利荣;刘穆清;马贤芳 -专利权人：上海神舟新能源发展有限公司
申请日： 2013-12-30 - 公布日： 2014-07-16 - 主分类号： H01L31/0224 文献下载
摘要：本实用新型涉及一种3D打印的太阳能电池锥形渐变式电极结构，包括衬底、主栅线及副栅线，主栅线与副栅线均由3D打印形成，主栅线与副栅线垂直交叉设置在衬底上，且副栅线为分段结构，主栅线包括主栅线导电层与主栅线种子层，主栅线种子层敷设在衬底上，主栅线导电层敷设在主栅线种子层上，副栅线包括副栅线导电层与副栅线种子层，副栅线种子层敷设在衬底上，副栅线导电层敷设在副栅线种子层上，副栅线导电层为锥形渐变式层状体。与现有技术相比，本实用新型的电极结构栅线形貌精细可控，距离主栅线距离越近的副栅线高度越大，增强了副栅线收集载流子的能力，改善了栅线导电性能。
一种打印太阳能电池锥形渐变电极结构

[发明专利]分栅式闪存器件的制备方法-CN202310323956.4在审
发明人：汤志林 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-03-29 - 公布日： 2023-06-02 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种分栅式闪存器件的制备方法，包括提供衬底，衬底上形成有浮栅材料层，浮栅材料层覆盖衬底，浮栅材料层内形成有凹槽，凹槽的侧壁呈圆弧状；刻蚀凹槽底部的浮栅材料层以形成开口，开口暴露出衬底；采用RTO工艺氧化凹槽外侧的浮栅材料层的部分厚度，以形成牺牲层，牺牲层覆盖浮栅材料层；除去牺牲层及牺牲层下方的浮栅材料层，剩余的浮栅材料层构成浮栅层，且浮栅层远离开口的一侧具有浮栅尖端；在浮栅层远离开口的一侧形成字线，字线覆盖浮栅层的侧壁及部分浮栅尖端。通过RTO工艺将沟槽外部分厚度的浮栅材料层氧化为牺牲层，进而在保证浮栅尖端尖锐度不变的前提下降低浮栅尖端的高度，降低编程失效的风险。
分栅式闪存器件制备方法

[发明专利]半导体器件的栅图案及其制造方法-CN200610078927.2无效
发明人：林宽容;全润奭;金贤贞;成敏圭 -专利权人：海力士半导体有限公司
申请日： 2006-04-27 - 公布日： 2007-02-28 - 主分类号： H01L29/423 文献下载
摘要：提供一种半导体器件的栅图案及其制造方法。该栅图案包括具有沟槽的衬底、栅绝缘层、第一栅电极层以及第二栅电极层。栅绝缘层形成在具有沟槽的衬底之上。第一栅电极层埋入沟槽，其不突出于栅绝缘层上。第二栅电极层形成在第一栅电极层之上，而且具有与第一栅电极层接触的预定部分。
半导体器件图案及其制造方法

[发明专利]具有混合栅电极结构的氮化镓常关型器件及其制备方法-CN202110956607.7在审
发明人：蒲涛飞;李柳暗;敖金平 -专利权人：宁波铼微半导体有限公司
申请日： 2021-08-19 - 公布日： 2021-12-24 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种具有混合栅电极结构的氮化镓常关型器件及其制备方法，该器件包括：依次设置于衬底层上的缓冲层、GaN沟道层、AlGaN层、P‑GaN帽层；设置于AlGaN层上的两个欧姆电极；设置于P‑GaN帽层上及P‑GaN帽层两侧的栅介质层；设置于欧姆电极与P‑GaN帽层两侧的栅介质层之间AlGaN层上的钝化层；设置于栅介质层上和填充栅介质层凹槽内的栅电极；其中，P‑GaN帽层上栅介质层上的栅电极和填充于若干凹槽内的栅电极构成MIS栅电极结构和肖特基栅电极结构的混合栅结构；P‑GaN帽层两侧的栅介质层上的栅电极和P‑GaN帽层两侧的栅介质层构成场板结构。本发明提高了器件栅电极的阈值电压，提高了器件的开关频率，同时提升了器件栅电极的长期可靠性。
具有混合电极结构氮化镓常关型器件及其制备方法

[实用新型]一种具有混合栅电极结构的氮化镓常关型器件-CN202121958168.5有效
发明人：蒲涛飞;李柳暗;敖金平 -专利权人：宁波铼微半导体有限公司
申请日： 2021-08-19 - 公布日： 2022-06-03 - 主分类号： H01L29/778 文献下载
摘要：本实用新型公开了一种具有混合栅电极结构的氮化镓常关型器件，该器件包括：依次设置于衬底层上的缓冲层、GaN沟道层、AlGaN层、P‑GaN帽层；设置于AlGaN层上的两个欧姆电极；设置于P‑GaN帽层上及P‑GaN帽层两侧的栅介质层；设置于欧姆电极与P‑GaN帽层两侧的栅介质层之间AlGaN层上的钝化层；设置于栅介质层上和填充栅介质层凹槽内的栅电极；其中，P‑GaN帽层上栅介质层上的栅电极和填充于若干凹槽内的栅电极构成MIS栅电极结构和肖特基栅电极结构的混合栅结构；P‑GaN帽层两侧的栅介质层上的栅电极和P‑GaN帽层两侧的栅介质层构成场板结构。本实用新型提高了器件栅电极的阈值电压，提高了器件的开关频率，同时提升了器件栅电极的长期可靠性。
一种具有混合电极结构氮化镓常关型器件

[发明专利]一种沟槽分离栅器件的制造方法-CN202110343647.4有效
发明人：乔明;钟涛;方冬;王正康;张波 -专利权人：电子科技大学
申请日： 2021-03-30 - 公布日： 2023-04-28 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种沟槽分离栅器件的制造方法，包括如下步骤：(1)刻蚀半导体衬底形成沟槽；(2)于所述沟槽内形成分离栅介质层；分离栅介质层由至少一层介质层构成；(3)于所述沟槽内淀积多晶硅形成分离栅；(4)在所述分离栅上形成隔离介质层；隔离介质层处于分离栅和控制栅之间，隔离介质层由至少一层介质层构成；分离栅介质层和隔离介质层不能同时为一层介质层；(5)在所述隔离介质层上形成倒U形控制栅；本发明采用一种或多种材料形成分离栅介质层和/或隔离介质层，分离栅介质层和隔离介质层只需要一种采用多层结构，即可形成分离栅器件的倒U形控制栅，能够减小控制栅与分离栅的交叠，进一步减小器件的寄生栅源电容。
一种沟槽分离器件制造方法

[发明专利]具有金属栅电极层的半导体结构形成方法-CN201210141553.X有效
发明人：洪中山 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-05-08 - 公布日： 2013-11-13 - 主分类号： H01L21/28 文献下载
摘要：一种具有金属栅电极层的半导体结构形成方法，包括：提供基底，基底表面形成有第一替代栅电极层、第二替代栅电极层，刻蚀阻挡层和层间介质层；平坦化层间介质层和刻蚀阻挡层直至暴露出第一替代栅电极层和第二替代栅电极层；去除第一替代栅电极层形成第一开口，并填充第一开口形成第一金属栅电极层；平坦化第一金属栅电极层、层间介质层、刻蚀阻挡层和第二替代栅电极层，在第一金属栅电极层表面形成保护层；去除第二替代栅电极层形成第二开口，并填充第二开口形成第二金属栅电极层；平坦化第二金属栅电极层、层间介质层、刻蚀阻挡层和第一金属栅电极层。利用本发明所提供的半导体结构形成方法可以提高具有金属栅电极层的半导体结构的性能。
具有金属电极半导体结构形成方法

[发明专利]一种双控制栅半浮栅晶体管及其制备方法-CN202110115619.7在审
发明人：刘珩;杨志刚;冷江华;关天鹏 -专利权人：上海华力集成电路制造有限公司
申请日： 2021-01-28 - 公布日： 2022-07-29 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种双控制栅半浮栅晶体管及其制备方法，位于衬底上设有U型槽的浅掺杂阱区；浮栅氧化层的一部分覆盖U型槽侧壁和底部，另一部分覆盖U型槽一侧的浅掺杂阱区上，并覆盖浅掺杂阱区上的浮栅氧化层设有将浅掺杂阱区上表面暴露的开口；浮栅多晶硅层填充于U型槽并覆盖浮栅氧化层；多晶硅控制栅叠层包括位于浮栅多晶硅层上的多晶硅控制栅氧化层及位于多晶硅控制栅氧化层上的多晶硅控制栅多晶硅层；金属控制栅叠层包括高K介质层和金属栅；金属控制栅叠层连续地覆盖在部分多晶硅控制栅多晶硅层和浅掺杂阱区之上；金属栅上表面高于多晶硅控制栅多晶硅层上表面；形成于金属栅侧壁及浮栅叠层、多晶硅控制栅叠层外侧的侧壁。
一种控制栅半浮栅晶体管及其制备方法

[发明专利]半导体器件及其形成方法-CN201810117271.3有效
发明人：张焕云;吴健 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-02-06 - 公布日： 2022-03-22 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供基底，基底表面具有第一栅介质膜；在部分第一栅介质膜上形成第一栅电极层；形成位于第一栅介质膜上的偏移侧墙膜，偏移侧墙膜覆盖第一栅电极层侧壁表面；之后在第一栅电极层两侧的基底中形成轻掺杂区；之后去除偏移侧墙膜和第一栅电极层周围的第一栅介质膜，使第一栅电极层底部的第一栅介质膜形成第一栅介质层；形成覆盖第一栅电极层和第一栅介质层的全部侧壁表面的间隙侧墙；在第一栅电极层、第一栅介质层和间隙侧墙两侧的基底中分别形成源漏掺杂区；在源漏掺杂区和基底上形成介质层；去除第一栅电极层和第一栅介质层，在介质层形成栅开口，栅开口的侧壁有间隙侧墙。
半导体器件及其形成方法

[发明专利]具有磁性装置的集成电路芯片-CN200710166937.6无效
发明人： T·A·阿甘;J·赖锜 -专利权人：北极光股份有限公司
申请日： 2007-11-05 - 公布日： 2009-02-25 - 主分类号： H01L23/522 文献下载
摘要：提供一逻辑栅阵列，逻辑栅包含一硅基板，位于硅基板上的第一逻辑栅层，位在第一逻辑栅层之上的第二逻辑栅层，与一连接线层介于第一和第二逻辑栅层之间，用以连接第一和第二逻辑栅层的磁栅，其中第一逻辑栅层、第二逻辑栅层和连接线层都以介层窗电性连接
具有磁性装置集成电路芯片

[发明专利]浮栅的制备方法-CN201610884653.X有效
发明人：曹子贵;黄浩 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-10-10 - 公布日： 2019-02-01 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种浮栅的制备方法，包括提供一基底，在基底上自下至上依次形成浮栅层及掩膜层；在浮栅层和掩膜层中形成一沟槽，并在沟槽的两内侧形成第一侧墙；去除掩膜层，暴露出浮栅层；在暴露的浮栅层的上表面形成一浮栅保护层；对浮栅保护层和浮栅层进行浮栅刻蚀工艺，保留第一侧墙下方的浮栅层，以形成浮栅；在浮栅刻蚀工艺的击穿步刻蚀中，击穿步刻蚀的时间等于刻蚀浮栅保护层的固定时间与刻蚀部分浮栅层的时间之和。本发明通过上述击穿步刻蚀可以防止因所述浮栅层的厚度偏厚而导致浮栅尖端过高的现象，确保后续形成稳定的浮栅尖端，保证闪存性能的良好。
制备方法

[发明专利]半导体器件的制造方法-CN201210505744.X有效
发明人：徐秋霞;朱慧珑;许高博;周华杰;陈大鹏 -专利权人：中国科学院微电子研究所
申请日： 2012-11-30 - 公布日： 2014-06-11 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种半导体器件的制造方法，该方法包括：在半导体衬底上限定有源区；在半导体衬底的表面上形成界面氧化物层；在界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；在第一金属栅层上形成假栅层；将假栅层、第一金属栅层、高K栅介质和界面氧化物层图案化为栅叠层；形成围绕栅叠层的栅极侧墙；形成源/漏区，去除假栅层以形成栅极开口；在第一金属栅层中注入掺杂离子；在第一金属栅层上形成第二金属栅层以填充栅极开口；以及进行退火以使掺杂离子扩散并聚积在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子。
半导体器件制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条