专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果476906个,建议您升级VIP下载更多相关专利
  • [发明专利]安全苛求系统时间确定性实现方法-CN201710804782.8有效
  • 李开成;马连川;唐涛;曹源 - 北京交通大学
  • 2017-09-08 - 2019-11-15 - G06F1/12
  • 该方法主要包括:基础时钟、基本时钟和任务时钟从逻辑上依次由低到高分配给安全苛求系统的不同层次,每一层次硬件中的电子器件使用各自独立运行的本地时钟;若干个基础时钟周期构成一个基本时钟周期,若干个基本时钟周期构成一个任务微周期时钟周期,若干个任务微周期时钟周期构成一个任务周期时钟周期,若干个任务周期时钟周期构成一个任务宏周期时钟周期;不同层次时钟之间采用时间窗口方式来实现双向定时监督。本发明利用基础时钟、基本时钟和任务时钟之间的时钟周期构成关系和双向实时监督机制来确保安全苛求系统的时间确定性,解决了安全苛求系统中安全功能的执行确定性问题。
  • 安全苛求系统时间确定性实现方法
  • [发明专利]校准时钟信号的方法以及对应的电子设备和系统-CN202310228545.7在审
  • R·孔多雷利;A·蒙德罗;M·A·卡拉诺 - 意法半导体股份有限公司
  • 2023-03-10 - 2023-09-12 - G06F1/04
  • 本公开的实施例涉及校准时钟信号的方法以及对应的电子设备和系统。一种方法,包括:提供具有参考周期的参考时钟信号;提供具有采样时钟周期的采样时钟信号,该采样时钟周期比参考时钟信号的参考周期更短;将第一子周期测量为第一子周期与采样时钟信号的周期的第一比率;将第二子周期测量为第二子周期与采样时钟信号的周期的第二比率;检测具有比参考周期大的时钟周期时钟信号的起始沿;基于第一比率、第二比率和检测到的起始沿来产生重建参考信号;将时钟信号的时钟周期与重建参考信号的周期进行比较以获得指示它们之间的差异的差分信号;以及将该差分信号提供给用户电路系统以用于校准时钟信号
  • 校准时钟信号方法以及对应电子设备系统
  • [发明专利]时钟域到快时钟域数据同步方法及数据同步系统-CN202310402084.0在审
  • 尹棋烽;梅平;徐金波;王吉;邓炯麟 - 无锡麟聚半导体科技有限公司
  • 2023-04-14 - 2023-08-04 - G06F13/42
  • 本发明提供一种慢时钟域到快时钟域数据同步方法及数据同步系统,包括:S1、依次在快时钟信号的第一时钟周期至第M个时钟周期采样慢时钟信号,并分别记为第一采样信号至第M采样信号;S2、判断慢时钟信号的跳变沿是否在第一时钟周期至第M时钟周期的任一时钟周期内触发;若均没有触发,则在第一时钟周期至第M时钟周期中任一时钟周期下,将慢时钟域数据同步到快时钟域若发生触发,则进一步判断跳变沿触发对应的快时钟周期,并在后一个快时钟周期,将慢时钟域数据同步到快时钟域本发明无需使用数据缓存器FIFO进行跨时钟域数据信号同步,大大缩短了慢时钟域到快时钟域数据同步的时间,节省了资源,提高了数据同步的效率并防止了亚稳态。
  • 时钟域到快数据同步方法系统
  • [发明专利]一种时钟同步方法、装置、电子设备及存储介质-CN202210736278.X在审
  • 李想;胡进 - 中国电信股份有限公司
  • 2022-06-27 - 2022-09-20 - H04J3/06
  • 本发明实施例提供了一种时钟同步方法、装置、电子设备及存储介质,所述方法包括:在第一时钟周期及第二时钟周期的主时钟与本地从时钟之间的第一时间偏差均大于预设偏差值的情况下,获取第二时钟周期之后预设数量个时钟周期内,每个时钟周期的主时钟与本地从时钟之间的第二时间偏差,以及每个时钟周期的备时钟与本地从时钟之间的第三时间偏差,第二时钟周期为第一时钟周期的下一时钟周期;确定大于预设偏差值的第二时间偏差的数量,得到第一次数;确定大于预设偏差值的第三时间偏差的数量,得到第二次数;在第一次数大于第二次数的情况下,在预设数量个时钟周期之后的时钟周期采用备时钟的时间修正本地从时钟的时间,实现了精确的时钟同步。
  • 一种时钟同步方法装置电子设备存储介质
  • [发明专利]时钟控制电路、时钟电路和电子设备-CN202110972109.1在审
  • 石欢;杨运福;刘昂立;寇博华;江鹏;王彤;李一帆;蒲宇;周明忠 - 平头哥(上海)半导体技术有限公司
  • 2021-08-24 - 2021-11-30 - H03L7/18
  • 提供一种时钟控制电路、时钟电路和电子设备。该时钟控制电路包括:倍频电路,用于接收其时钟周期为设定时钟周期的第一时钟信号,并输出其时钟周期为设定时钟周期的0.5倍的第二时钟信号;正交分频器,用于接收所述第二时钟信号,并输出第一路正交时钟信号至第四路正交时钟信号,其中,所述第一路正交时钟信号至第四路正交时钟信号的时钟周期为设定时钟周期;相位处理电路,用于接收所述第一路正交时钟信号至第四路正交时钟信号,并输出其时钟周期为设定时钟周期的1.25倍的第三时钟信号。和现有技术相比,该时钟控制电路通过对信号的分频、锁存、门控等逻辑操作产生时钟周期为输入信号的1.25倍的时钟信号,从而避免使用DLL和PLL产生的技术问题。
  • 时钟控制电路电路电子设备
  • [发明专利]一种动态调整时钟中断的方法及装置-CN201310627329.6有效
  • 郑晨;陆钢;黄彬;詹剑锋 - 华为技术有限公司;中国科学院计算技术研究所
  • 2013-11-28 - 2019-02-05 - G06F9/48
  • 本发明实施例提供的一种动态调整时钟中断的方法及装置,涉及计算机领域,以解决周期时钟中断为操作系统带来的许多不必要的开销。该方法包括:检测当前任务是否发生任务切换;若当前任务未发生任务切换,则获取当前任务执行时间;若当前任务执行的时间大于预设门限值,则判断当前的第一时钟中断周期是否小于预设的最大时钟中断周期;若当前的第一时钟中断周期小于预设的最大时钟中断周期,则按照第一预设规则,将当前的第一时钟中断周期更新为第二时钟中断周期,第二时钟中断周期大于第一时钟中断周期,且不大于第二时钟中断周期;若当前的第一时钟中断周期等于预设的最大时钟中断周期,则不更新当前的第一时钟中断周期
  • 一种动态调整时钟中断方法装置
  • [发明专利]一种系统时钟监控方法及装置-CN201710455971.9在审
  • 程万前 - 郑州云海信息技术有限公司
  • 2017-06-16 - 2017-10-20 - G06F1/14
  • 本发明提供了一种系统时钟监控方法及装置,该方法包括根据预先设定的目标时钟周期,对待监控时钟时钟周期进行调频处理,获得第一时钟周期;根据目标时钟周期,对参考时钟时钟周期进行调频处理,获得第二时钟周期;在每一个第一时钟周期,向具有预设容量的存储空间中存储至少一个校验数据;在每一个第二时钟周期,从存储空间中读取较先存储的至少一个校验数据,并将读取到的至少一个校验数据从存储空间中删除;根据在连续两个第二时钟周期读取到的至少两个校验数据,判断待监控时钟是否异常。本发明提供了一种系统时钟监控方法及装置,能够实现对系统时钟进行监控。
  • 一种系统时钟监控方法装置
  • [发明专利]一种时钟同步方法和装置-CN201310612983.X有效
  • 陈德强 - 华为技术有限公司
  • 2013-11-27 - 2014-03-12 - H04L7/033
  • 发明实施例公开了一种时钟同步方法和装置,该方法包括:启动计数器;计算参考时钟的当前时钟周期内计数器的值与累加值之和作为比较值;判断当前时钟周期内比较值是否大于门限值;如果比较值大于门限值,则将比较值与门限值的差值赋予计数器,作为下一个时钟周期内计数器的值,对当前时钟周期内寄存器中存储的时钟信号取反后,作为下一时钟周期内寄存器存储的时钟信号,并作为当前时钟周期内的同步时钟信号输出;如果比较值小于或等于门限值,则将比较值作为下一个时钟周期内计数器的值,并将当前时钟周期内寄存器中存储的时钟信号作为当前时钟周期内的同步时钟信号输出。本发明实施例提供的方案能够以低成本和高精度来实现时钟同步,相位跟随。
  • 一种时钟同步方法装置
  • [发明专利]访问缓存的方法-CN200510002617.8有效
  • 李刚 - 华为技术有限公司
  • 2005-01-24 - 2006-08-02 - H04L7/08
  • 本发明公开了一种访问缓存的方法,通过在先进先出缓存器上设置n个缓存单元,设置周期为n倍写时钟周期的写时钟标志信号和周期为n倍读时钟周期的读时钟标志信号,在写时钟标志信号周期内依次对所有缓存单元进行写操作,当写第一个缓存单元时,写时钟标志信号为高电平,其余为低电平;读时钟标志信号周期内的每个读时钟周期的上升沿对写时钟标志信号进行采样,根据采样结果判断出写时钟标志信号上升沿的位置;在写时钟标志信号上升沿所对应的读时钟周期后的至少第二个读时钟周期开始对缓存单元进行读操作使用该方法可保证延迟误差不超过时钟的抖动范围,同时降低了逻辑电路的设计复杂度。
  • 访问缓存方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top