“时钟信号输入端”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11233246个，建议您升级VIP下载更多相关专利

[发明专利]扩频时钟信号检测系统及方法-CN201110393855.1有效
发明人：张子澈 -专利权人：四川和芯微电子股份有限公司
申请日： 2011-12-02 - 公布日： 2012-04-04 - 主分类号： H04B17/00 文献下载
摘要：一种扩频时钟信号检测系统，包括一扩频时钟信号输入端、一参考时钟信号输入端、一与所述扩频时钟信号输入端及所述参考时钟信号输入端相连的频差检测模块、一与所述扩频时钟信号输入端、所述参考时钟信号输入端及所述频差检测模块相连的扩频脉冲检测模块、一与所述扩频脉冲检测模块相连的扩频量计算模块、一与所述扩频量计算模块相连的扩频量参考输入端及一与所述扩频量计算模块相连的输出模块，所述扩频时钟信号检测系统根据所述输出模块输出信号的扩频量大小及方向信息判断是否存在扩频时钟信号本发明还提供一种扩频时钟信号检测方法。本发明结构简单，且使用方便。
时钟信号检测系统方法

[发明专利]一种晶振输出稳定判断及控制电路-CN202111543136.3在审
发明人：沈志远;王夫月;况西根 -专利权人：苏州市灵矽微系统有限公司
申请日： 2021-12-16 - 公布日： 2022-03-22 - 主分类号： H03K3/017 文献下载
摘要：本发明公开一种晶振输出稳定判断及控制电路，所述电路自电路输入端朝向电路输出端包括有低频时钟生成模块、时钟信号占空比检测模块和时钟输出控制模块；所述电路输入端与振荡器输出端相连接；所述低频时钟生成模块输入端与振荡器输出端连接，输出端与时钟信号占空比检测模块连接，用于将振荡器输出的时钟信号二分频，并向时钟信号占空比检测模块提供触发信号；所述时钟占空比检测模块输入端与振荡器输出端连接，输出端连接时钟输出控制模块；用于检测时钟信号占空比比值，待时钟信号占空比满足要求时向时钟输出控制模块输出复位信号；所述时钟输出控制模块输入端与振荡器输出端连接；输出端为电路输出端；用于将振荡器输出的时钟信号送出。
一种输出稳定判断控制电路

[实用新型]一种时钟同步装置-CN201720211832.7有效
发明人：卢铁 -专利权人：南京布奇信息技术有限公司
申请日： 2017-03-06 - 公布日： 2017-09-22 - 主分类号： H04J3/06 文献下载
摘要：本实用新型公开了一种时钟同步装置，旨在提供一种可以对信号同步输出的时钟同步装置，其技术方案要点是包括信号输入端、信号输出端，所述信号输入端和信号输出端之间连接有同步时钟发生器、信码再生电路，所述同步时钟发生器用以接收信号输入端的信号利用外部中断端口产生同步时钟信号，所述信码再生电路用以接收信号输入端的信号以及所述同步时钟信号来将输入信号转为同步的数字信号。
一种时钟同步装置

[发明专利]延时调节装置、延时控制方法、计算机设备及存储介质-CN202210996319.9在审
发明人：张弓;姬信伟;郑荣恭;冯旭 -专利权人：深圳市遇贤微电子有限公司
申请日： 2022-08-19 - 公布日： 2022-11-29 - 主分类号： G06F1/08 文献下载
摘要：本申请涉及延时调节装置、延时控制方法、计算机设备及存储介质，其中延时调节装置包括延时模块及控制模块，所述延时模块被配置有时钟信号输入端、时钟信号输出端及控制信号输入端的延时模块，所述时钟信号输入端用于输入时钟信号，所述时钟信号输出端用于输出经延时处理后的所述时钟信号；与所述延时模块的控制信号输入端连接的控制模块，根据延时需求生成延时调节指令，所述延时调节指令用于控制所述延时模块对所述时钟信号进行延时处理以调节所述时钟信号的延时数值，以使所述时钟信号的延时数值满足预设时钟平衡需求；实现时钟信号延时数值的可调节性，以使延时数值呈线性分布，从而提高时钟平衡效率，进而保证时序的快速收敛。
延时调节装置控制方法计算机设备存储介质

[发明专利]共模电平产生电路-CN201610261565.4有效
发明人：连颖 -专利权人：成都锐成芯微科技股份有限公司
申请日： 2016-04-26 - 公布日： 2023-08-01 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种共模电平产生电路，包括第一时钟信号输入端、与所述第一时钟信号输入端输入的时钟信号反相的第二时钟信号输入端、与所述第二时钟信号输入端相连的场效应管、与所述第一时钟信号输入端及所述场效应管相连的第一电容、与所述场效应管及所述第一电容相连的第二电容及共模电平输出端，在所述第一时钟信号输入端输入的时钟信号为低电平信号时，所述共模电平输出端输出共模电平。本发明静态功耗为零，动态功耗与系统时钟频率成正比。
电平产生电路

[实用新型]共模电平产生电路-CN201620355047.4有效
发明人：连颖 -专利权人：成都锐成芯微科技有限责任公司
申请日： 2016-04-26 - 公布日： 2016-09-14 - 主分类号： H03K5/13 文献下载
摘要：本实用新型公开了一种共模电平产生电路，包括第一时钟信号输入端、与所述第一时钟信号输入端输入的时钟信号反相的第二时钟信号输入端、与所述第二时钟信号输入端相连的场效应管、与所述第一时钟信号输入端及所述场效应管相连的第一电容、与所述场效应管及所述第一电容相连的第二电容及共模电平输出端，在所述第一时钟信号输入端输入的时钟信号为低电平信号时，所述共模电平输出端输出共模电平。本实用新型静态功耗为零，动态功耗与系统时钟频率成正比。
电平产生电路

[实用新型]一种电机编码器类型识别电路-CN202223177539.3有效
发明人：秦晨;孙浩;高攀 -专利权人：上海英恒电子有限公司
申请日： 2022-11-29 - 公布日： 2023-05-09 - 主分类号： H04B1/16 文献下载
摘要：本实用新型公开了一种电机编码器类型识别电路，包括：供电模块，供电模块包括控制端、电源输入端和电源输出端；时钟发送模块，时钟发送模块包括时钟信号输入端和时钟信号输出端，时钟发送模块的时钟信号输入端连接主控模块，时钟发送模块的时钟信号输出端连接电机编码器的时钟信号输入端；数据收发模块，数据收发模块包括第一数据信号输入输出端、第二数据信号输入输出端、和接收/发送方向控制端，第一数据信号输入输出端、和接收/发送方向控制端连接主控模块，第二数据信号输入输出端连接电机编码器。
一种电机编码器类型识别电路

[发明专利]低功耗的触发器-CN202210677870.7在审
发明人：刘中阳;杨光华;张志军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-06-15 - 公布日： 2023-03-28 - 主分类号： H03K3/012 文献下载
摘要：本发明提供一种低功耗的触发器，时钟控制模块，包括输入信号端、输出信号端以及时钟信号端；时钟控制模块被配置为通过输入信号端接入输入信号D、通过时钟信号端接入时钟信号Clock以及通过输出信号端连接输出信号Q对时钟信号Clock进行控制，以产生控制后的时钟信号；触发器模块，由输入信号和时钟控制模块产生的控制后的时钟信号来对输入信号进行选择性锁存，以产生输出信号。本发明与没有时钟控制模块的普通触发器对比，随着信号翻转率的下降，本发明的低功耗触发器的动态功耗小，当开关活动率较低时，可显著降低动态功耗。
功耗触发器

[发明专利]时钟延迟电路-CN201910022436.3在审
发明人：哈米德雷扎·哈希米普尔;乔斯·沃林邓;伊兹·克里斯蒂安·基克斯特拉 -专利权人：恩智浦有限公司
申请日： 2019-01-09 - 公布日： 2019-07-19 - 主分类号： H03K5/133 文献下载
摘要：一种时钟延迟电路包含用于提供输出时钟信号的输出端，所述输出时钟信号是输入时钟信号的延迟版本。所述时钟延迟电路包含锁存器，所述锁存器的输出端提供所述输出时钟信号。延迟控制电路提供第三时钟信号。所述锁存器包含用于接收所述输入时钟信号的第一输入端和用于接收所述第三时钟信号的第二输入端。由所述锁存器提供的延迟量取决于所述第三时钟信号的所述占空比。
锁存器时钟延迟电路输出时钟信号时钟信号输入时钟输出端输入端延迟控制电路延迟版本延迟量占空比

[实用新型]一种时钟动态切换电路-CN201120190118.7有效
发明人：李大伟;朱建彰;王强;王潘丰;邹丽娜 -专利权人：京微雅格（北京）科技有限公司
申请日： 2011-06-08 - 公布日： 2012-03-21 - 主分类号： G06F1/04 文献下载
摘要：本实用新型公开了一种时钟动态切换电路，包括时钟同步电路、时钟选择器，其特征在于：所述时钟同步电路包括两个或更多个时钟路径，并且每个时钟路径分别由两个D触发器和一个锁存器级联构成；所述时钟选择器在选择控制信号的控制之下从两个或更多个时钟信号中选择源时钟信号和目的时钟信号；所述时钟选择器的输出连接到每个时钟路径上的每个D触发器的时钟输入端；以及每个时钟信号分别输入到各自的时钟路径上的锁存器的时钟输入端，并且所述源时钟信号输入到第一时钟路径上的第一锁存器的时钟输入端，并且所述目的时钟信号输入到第二时钟路径上的所述第二锁存器的时钟输入端
一种时钟动态切换电路

[发明专利]处理器芯片调试系统-CN202011420319.1在审
发明人：许国泰;周伟;程德怿;陈兵;余景原;金豪;王子玮 -专利权人：上海市信息网络有限公司
申请日： 2020-12-08 - 公布日： 2021-03-16 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种处理器芯片调试系统，其包括仿真芯片、调试模块和时钟发生模块；所述调试模块通过时钟输出信号线与仿真芯片时钟信号输入端连接，通过外部时钟输入信号线连接调试系统之外的外部设备的外部时钟信号输出端，通过内部时钟输入信号线与时钟发生模块的内部时钟信号输出端相连；所述调试模块，当外部时钟输入信号线上有外部时钟信号时，将外部时钟输入信号线连通时钟输出信号线，否则将内部时钟输入信号线连通所述时钟输出信号线
处理器芯片调试系统

[发明专利]一种时钟切换电路-CN202111320632.2在审
发明人：宗霄;侯卫华 -专利权人：世芯电子（上海）有限公司
申请日： 2021-11-09 - 公布日： 2022-02-11 - 主分类号： H03K5/13 文献下载
摘要：本发明涉及时钟切换技术领域,公开了一种时钟切换电路，包括第一时钟输入端、第二时钟输入端、切换信号输入端、控制单元、第一反馈单元、第二反馈单元和时钟选择单元；第一时钟输入端分别与第一反馈单元和时钟选择单元电连接，第二时钟输入端分别与第二反馈单元和时钟选择单元电连接；切换信号输入端与控制单元电连接，需要切换时钟时，第一反馈单元或者第二反馈单元能在时钟信号的当前周期内的两个连续的电平转换时刻停止当前时钟信号的发送和让本发明开始准备发送待切换的时钟信号，需要发送待切换的时钟信号时，以待切换的时钟信号的电平转换时刻作为发送起始点，确保本发明在切换时钟时当前发送时钟信号的完整性，不会有毛刺。
一种时钟切换电路

[发明专利]分频器、分频方法及射频系统-CN201410085845.5在审
发明人：陈丹凤 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-03-10 - 公布日： 2014-06-04 - 主分类号： H03B5/04 文献下载
摘要：所述分频器包括：第一输入端至第四输入端，以及逻辑单元；所述第一输入端适于接收被分频的第一时钟信号；所述第二输入端适于接收被分频的第二时钟信号；所述第三输入端适于接收被分频的第三时钟信号；所述第四输入端适于接收被分频的第四时钟信号；所述第一时钟信号至第四时钟信号为基于所述原始时钟信号的正交信号；所述逻辑单元连接至所述第一输入端至第四输入端，配置成基于所述第一时钟信号至第四时钟信号输出分频信号。本发明能够为射频系统提供结构简单且能够产生多种分频信号的分频器，以满足射频系统混频及恰当参考频率的需求。
分频器分频方法射频系统

[实用新型]一种时钟检测装置-CN201720479413.1有效
发明人：赵春波;宫景光;赵春利;高亚男;李妍 -专利权人：深圳市巴丁微电子有限公司
申请日： 2017-05-02 - 公布日： 2018-03-30 - 主分类号： H03K5/125 文献下载
摘要：本实用新型公开了一种时钟检测装置，包括时钟信号输入电路、第一充放电电路、第二充放电电路和逻辑输出电路，所述时钟信号输入电路的输入端用于接收待测时钟信号，所述时钟信号输入电路的输出端分别连接第一充放电电路的输入端和第二充放电电路的输入端，所述第一充放电电路的输出端连接逻辑输出电路的第一输入端，所述第二充放电电路的输出端连接逻辑输出电路的第二输入端。本实用新型涉及时钟检测领域，一种时钟检测装置，实现实时检测时钟信号是否输出三态即高电平、低电平或高阻态，实时检测时钟信号的频率是否发生异常，以防止电路系统出错。
一种时钟检测装置

[发明专利]一种异步行波状态机-CN202110062615.7有效
发明人：袁甲;凌康;于增辉;胡晓宇 -专利权人：北京中科芯蕊科技有限公司
申请日： 2021-01-18 - 公布日： 2023-07-14 - 主分类号： H03K19/00 文献下载
摘要：本发明涉及一种异步行波状态机，括：输入模块、输出模块、组合逻辑模块和时钟模块；输入模块的输入端用于输入数据，输入模块的时钟控制端连接时钟模块，输入模块的输出端连接组合逻辑模块的输入端；组合逻辑模块的输出端连接输出模块的输入端；输出模块的第一输出端用于输出处理后的数据；输出模块的第二输出端与组合逻辑模块的输入端连接，输出模块的第二输出端输出状态信号用于更新异步行波状态机的状态；输出模块的时钟控制端连接时钟模块；时钟模块用于输出时钟信号和延迟时钟信号，时钟信号用于触发输入模块，延迟时钟信号用于触发输出模块。
一种异步行波状态机