“控制栅电极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果6441377个，建议您升级VIP下载更多相关专利

[发明专利]具有凹入型控制栅电极的半导体存储器及其制造方法-CN200610169306.5无效
发明人：朴允童;具俊谟;赵庆来 -专利权人：三星电子株式会社
申请日： 2006-12-13 - 公布日： 2007-11-28 - 主分类号： H01L29/78 文献下载
摘要：该器件包括半导体衬底和凹入到半导体衬底内的控制栅电极。存储节点层设置在控制栅电极的侧壁与半导体衬底之间，且隧穿绝缘层设置在存储节点层与半导体衬底之间。阻挡绝缘层设置在存储节点层与控制栅电极之间。第一和第二沟道区隧穿绝缘层下面的半导体衬底的表面周围形成，从而围绕控制栅电极，并被一对相对的分隔绝缘层分开。
具有凹入型控制电极半导体存储器及其制造方法

[发明专利]一种纳米级沟道有机场效应晶体管及其制备方法-CN200810227456.6有效
发明人：商立伟;刘明;涂德钰;刘舸;刘兴华 -专利权人：中国科学院微电子研究所
申请日： 2008-11-25 - 公布日： 2009-05-06 - 主分类号： H01L51/05 文献下载
摘要：为了克服现有技术中成本高的缺陷，本发明提供一种纳米级沟道有机场效应晶体管，包括绝缘衬底上的源电极、绝缘层、漏电极、有机半导体层、栅介质层和栅电极，所述源电极、有机半导体层、栅介质层和栅电极从左至右依次设置在绝缘衬底的上表面上；所述源电极上方从下到上依次设有绝缘层和漏电极，分别与有机半导体层接触；所述源电极、绝缘层和漏电极合起来的厚度与有机半导体层、栅介质层和栅电极的厚度相同。本发明通过控制绝缘层的厚度来控制器件的沟道长度，避免了昂贵的电子束光刻，大幅度地降低制备纳米级沟道有机晶体管的难度，从而减少了制备的成本。
一种纳米沟道有机场效应晶体管及其制备方法

[发明专利]集成显示系统电路及其驱动方法-CN202010708280.7有效
发明人：庄振荣;申亨哲;蔡志強;梁佑玮 -专利权人：晶门科技（中国）有限公司
申请日： 2020-07-21 - 公布日： 2023-04-07 - 主分类号： G09G3/36 文献下载
摘要：特别地，显示面板包括多个源电极和多个栅电极，多个源电极具有多个数据线，该显示面板还包括：栅极驱动器，该栅极驱动器被直接并入薄膜晶体管阵列中以形成阵列上栅(GOA)电极；源电极，该源电极传输多个数据驱动信号；栅电极，该栅电极传输栅极驱动信号；VCOM电极，该VCOM电极传输电压驱动信号；显示电极，该显示电极传输显示驱动信号。驱动器电路包括：显示驱动器IC，该显示驱动器IC包括源极驱动器和栅极控制，该源极驱动器被可操作地配置成驱动源电极，栅极控制被可操作地配置成控制栅极驱动器输出；和触控驱动器IC，该触控驱动器IC被配置成从触控感应器生成触控扫描信号
集成显示系统电路及其驱动方法

[发明专利]包括非易失性存储单元的电子器件及其形成方法-CN202210109524.9在审
发明人：陈伟泽;S·S·哈达德;B·B·格林伍德;M·格瑞斯伍尔德;K·A·贝斯 -专利权人：半导体元件工业有限责任公司
申请日： 2022-01-29 - 公布日： 2022-08-09 - 主分类号： H01L27/11524 文献下载
摘要：该NVM单元可包括漏极/源极区、源极/漏极区、浮栅电极、控制栅电极和选择栅电极。可能使用在同一管芯上形成功率晶体管、高压晶体管和低压晶体管的工艺流程来制造NVM单元。可能使用硬掩模来形成尺寸相对较小的NVM，以在栅叠层和选择栅电极之间限定栅叠层和间隔件。栅介电层可能用于低压区中的选择栅电极和晶体管，并且允许快速读取时间。
包括非易失性存储单元电子器件及其形成方法

[发明专利]制造半导体器件的方法-CN201610098764.8在审
发明人：满生彰 -专利权人：瑞萨电子株式会社
申请日： 2016-02-23 - 公布日： 2016-08-31 - 主分类号： H01L27/115 文献下载
摘要：在半导体衬底上，经由绝缘膜形成用于非易失性存储器中的存储器单元的存储器栅电极的硅膜，以便覆盖存储器单元的控制栅电极。在从外围电路区去除硅膜和绝缘膜之后，用于MISFET的栅电极的硅膜形成在半导体衬底的存储器单元区上的硅膜上及其外围电路区上。在图案化硅膜以在外围电路区上形成栅电极之后，从存储器单元区去除绝缘膜。随后，回蚀存储器单元区上的硅膜上的氧化物膜和硅膜以经由绝缘膜形成相邻于控制栅电极的存储器栅电极。
制造半导体器件方法

[发明专利]一种栅压控制的透明场效应紫外探测器及其制备方法-CN201510952140.3有效
发明人：张新安;赵俊威;李爽;张伟风 -专利权人：河南大学
申请日： 2015-12-18 - 公布日： 2017-08-25 - 主分类号： H01L31/113 文献下载
摘要：本发明公开了一种栅压控制的透明场效应紫外探测器及其制备方法，该紫外探测器包括衬底，为ITO导电玻璃；所述ITO导电玻璃上层ITO导电膜为ITO栅电极；栅电极绝缘层，为ZrO2膜，位于所述ITO栅电极上；有源层，为InZnO膜，位于所述栅电极绝缘层上；源电极、漏电极，均为InZnO膜，分别与所述有源层连接。该紫外探测器为整体全透明器件，透光性好；通过控制栅压大小调整器件工作状态，全透明紫外探测器和晶体管放大增益特性于一体，采用平面制备工艺，具有结构简单快捷，响应速度快，工作频带宽等优点，可以获得高速、大增益的紫外探测器件
一种控制透明场效应紫外探测器及其制备方法

[发明专利]NVM存储器HKMG集成技术-CN201710386200.9有效
发明人：吴伟成;张健宏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-05-26 - 公布日： 2022-10-21 - 主分类号： H01L27/1157 文献下载
摘要：在一些实施例中，集成电路包括具有非易失性存储器(NVM)器件的存储区，该NVM器件具有设置在衬底上方的两个相邻源极/漏极区之间的一对控制栅电极和选择栅电极。该控制栅电极和该选择栅电极包括多晶硅。逻辑区被设置为与所述存储区邻近且包括逻辑器件，该逻辑器件包括设置在逻辑栅极电介质上方的两个相邻源极/漏极区之间的金属栅电极，且所述金属栅电极具有被高k栅极介电层覆盖的底面和侧壁表面。
nvm 存储器 hkmg 集成技术

[发明专利]一种分离栅VDMOS器件及制造方法-CN202110968192.5在审
发明人：乔明;钟涛;张泽奇;方冬;刘文良;张波 -专利权人：电子科技大学
申请日： 2021-08-23 - 公布日： 2021-11-02 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种分离栅VDMOS器件及其制造方法，具有沟槽介质层、3‑D设计的P+区和倒U型控制栅，包括：第一导电类型半导体衬底、第一导电类型半导体外延层、第二导电类型阱区、第二导电类型重掺杂区、第一导电类型重掺杂区、第一分离栅槽、4个氧化层、SiN层、栅电极、分离栅电极、源极金属电极。本发明具有3‑D设计的P+区和倒U型控制栅，P+区域采用3‑D设计，不需要在两沟槽之间刻蚀源极接触孔，有利于减小器件元胞尺寸，在相同器件面积内增大沟道面积，提高电流能力，优化优值；沟槽侧壁为引入SiN的复合介质层；采用倒U型控制栅，可减小控制栅与分离栅的交叠，进一步减小器件的寄生栅源电容。
一种分离 vdmos 器件制造方法

[发明专利]半导体非易失性存储元件及其制造方法-CN201610068986.5在审
发明人：原田博文;加藤伸二郎 -专利权人：精工半导体有限公司
申请日： 2016-02-01 - 公布日： 2016-08-10 - 主分类号： H01L27/115 文献下载
摘要：半导体非易失性存储元件是下述这样的常开启型的半导体非易失性存储元件：具有控制栅电极、浮栅电极以及源/漏端子，并且，在控制栅电极下方具备较薄的第1栅绝缘膜、以及具有即使施加比半导体集成电路装置的工作电压大的电压也不会破坏的厚度的第2栅绝缘膜，半导体非易失性存储元件形成为，通过从漏极端子将比工作电压大的电荷通过第2栅绝缘膜注入浮栅电极，从而能够对阈值电压进行调整，并且在工作电压范围内注入载流子不会泄漏。
半导体非易失性存储元件及其制造方法

[发明专利]非易失性半导体存储器件及其制造方法-CN200710086346.8无效
发明人：西川幸江;高岛章;清水达雄 -专利权人：株式会社东芝
申请日： 2007-03-13 - 公布日： 2007-10-17 - 主分类号： H01L29/788 文献下载
摘要：本申请涉及一种非易失性半导体存储器件中的存储单元，其包括隧穿绝缘膜、由包含Si的导电材料制成的浮动栅电极、由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜、控制栅电极、以及在浮动栅电极和电极间绝缘膜之间形成的金属硅化膜
非易失性半导体存储器件及其制造方法

[发明专利]除尘装置、除尘控制方法、换热器组件及空调器-CN202110066164.4在审
发明人：曹勋;张仕强;郭建民;杨昌怀 -专利权人：珠海格力电器股份有限公司
申请日： 2021-01-15 - 公布日： 2021-04-20 - 主分类号： F24F13/08 文献下载
摘要：本公开提供一种除尘装置、除尘控制方法、换热器组件及空调器，除尘装置包括：换热器进风方向上设有风栅，风栅上设有电离装置，风栅包括至少两个栅叶，电离装置包括第一除尘电极、第二除尘电极；第一除尘电极、第二除尘电极分别设置在至少两个栅叶中的两个相邻栅叶上，至少两个栅叶打开状态时，第一除尘电极与第二除尘电极位置相对。本公开的除尘装置，在换热器的风栅上增加电离装置，风栅除尘和电离除尘相互配合，能够达到高效的除尘效果，防止灰尘等杂物进入换热器，造成换热器的脏堵，保证换热器的换热性能。
除尘装置控制方法换热器组件空调器

[发明专利]半导体结构及其制造方法-CN201410074602.1在审
发明人：程伟;李华国;蔡青龙;任驰;许正源 -专利权人：联华电子股份有限公司
申请日： 2014-03-03 - 公布日： 2015-09-09 - 主分类号： H01L27/115 文献下载
摘要：半导体结构包括一基板、一第一栅结构、一第二栅电极、一第三栅电极及一保护层。第一栅结构包括一第一栅电极及一第一栅介电质，第一栅电极设置在基板上，第一栅介电质覆盖第一栅电极。第二栅电极设置在第一栅电极上，并与第一栅电极电性隔离。第一栅结构相对于第二栅电极具有一延伸部。第三栅电极相邻于第一栅电极和第二栅电极设置，并与第一栅电极、第二栅电极电性隔离。第三栅电极具有一延伸部，位于保护层的一下表面和第一栅结构的延伸部的一上表面之间。
半导体结构及其制造方法

[实用新型]阵列基板及液晶显示器-CN201020554515.3有效
发明人：刘翔;薛建设;刘圣烈 -专利权人：京东方科技集团股份有限公司
申请日： 2010-09-30 - 公布日： 2011-05-25 - 主分类号： H01L27/12 文献下载
摘要：本实用新型公开了一种阵列基板及液晶显示器，其中阵列基板包括：衬底基板，衬底基板上形成有数据线和栅线；数据线和栅线围设形成像素单元；像素单元包括TFT开关和像素电极；TFT开关包括栅电极、源电极、漏电极和有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极；栅线上覆盖有栅绝缘层；有源层形成于栅绝缘层上；还包括：辅助栅绝缘层和辅助栅电极；辅助栅绝缘层形成于栅线和栅电极上方；辅助栅电极形成于栅电极上方且被栅绝缘层覆盖，辅助栅电极与栅电极之间以辅助栅绝缘层相互间隔；辅助栅电极通过附加过孔与栅电极连接。本实用新型的阵列基板在保证栅绝缘层的厚度满足基本要求的情况下，可以增大充电电流。
阵列液晶显示器

[发明专利]显示装置和电子装置-CN201110032377.1有效
发明人：梅崎敦司;三宅博之 -专利权人：株式会社半导体能源研究所
申请日： 2007-09-29 - 公布日： 2011-07-27 - 主分类号： G09G3/32 文献下载
摘要：为晶体管的栅电极提供由启动信号控制的开关，所述晶体管的栅电极连接至自举晶体管的栅电极。当输入该启动信号时，电势通过该开关提供到该晶体管的栅电极，并且晶体管关闭。该晶体管关闭，从而可以防止从该自举晶体管的栅电极的电荷泄漏。相应地，可以缩短用于存储该自举晶体管的栅电极中的电荷的时间，并且可以高速地执行操作。
显示装置电子装置

[发明专利]半导体器件的形成方法-CN201910912440.7有效
发明人：高超;王哲献 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-09-25 - 公布日： 2021-12-10 - 主分类号： H01L27/11536 文献下载
摘要：本发明提供了一种半导体器件的形成方法，包括：提供衬底，衬底分为第一部分和第二部分；在衬底上依次形成形成第一介质层、浮栅层、第二介质层和控制栅层；依次刻蚀第一部分的控制栅层、第二介质层、浮栅层和第一介质层形成多组并排的引出结构，每组引出结构包括两个引出条三个控制栅连接电极，三个所述控制栅连接电极分别连接在两个所述引出条的外侧和两个所述引出条之间，每一个引出条连接第二部分的一端的横截面尺寸大于另一端，相邻的两组引出结构的控制栅连接电极错开布置在本发明半导体器件的形成方法中，形成的任一组控制栅连接电极不会与其相邻的引出条连接短路。
半导体器件形成方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top