“指令处理器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11344787个，建议您升级VIP下载更多相关专利

[发明专利]一种通用的TMS320C3X处理器指令集虚拟化仿真方法-CN202211114544.1有效
发明人：贾张涛;刘美佳;李雅斯;冯大成;勉斌;邵飒;付修锋;安顺;耿宏伟;孔祥炳 -专利权人：北京计算机技术及应用研究所
申请日： 2022-09-14 - 公布日： 2023-04-28 - 主分类号： G06F9/455 文献下载
摘要：本发明涉及一种通用的TMS320C3X处理器指令集虚拟化仿真方法，属于虚拟仿真领域。本发明针对TMS320C31、TMS320VC33等处理器，解决TMS320C31、TMS320VC33等处理器的虚拟化仿真问题。TMS320C3X指令架构共计包含128条指令集，通过对128条指令集的仿真，提供TMS320C3X处理器嵌入式处理器软件的运行环境，为TMS320C3X处理器嵌入式处理器软件的开发提供支撑。本发明提出的方案，能够实现TMS320C3X指令架构处理器的指令集仿真，仿真精度高；本发明采用数组、链表等实现寄存器、内存的仿真，能够完成仿真TMS320C3X指令架构处理器。
一种通用 tms320c3x 处理器指令虚拟仿真方法

[发明专利]一种神经网络加速协处理器、处理系统及处理方法-CN202011069950.1在审
发明人：张树华;仝杰;张鋆;赵传奇;王辰;张明皓 -专利权人：中国电力科学研究院有限公司;国家电网有限公司
申请日： 2020-09-30 - 公布日： 2021-01-08 - 主分类号： G06N3/04 文献下载
摘要：一种神经网络加速协处理器、处理系统及处理方法，该系统包括协处理器，还包括主处理器和存储器；主处理器，用于发送拓展指令；所述存储器，用于存储数据；协处理器，用于接收主处理器所发送的拓展指令，根据接收到的拓展指令，从存储器中读取输入数据，对输入数据进行神经网络计算，得到输出数据，将所述输出数据存入存储器通过设置协处理器，由协处理器来处理卷积神经网络中的耗时操作，主处理器通过拓展指令，控制协处理器对输入数据进行神经网络计算
一种神经网络加速处理器处理系统方法

[发明专利]处理器指令多发射方法、双发射方法、装置及处理器-CN202210046744.1有效
发明人：刘亮;王于波;李伟立;张海峰;张茜歌;金学明;杜君;孙玉峰;李雷 -专利权人：北京智芯微电子科技有限公司
申请日： 2022-01-17 - 公布日： 2022-04-19 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及处理器领域，提供一种处理器指令多发射方法、双发射方法、装置及处理器。所述处理器指令多发射方法包括：判断待处理的连续N条指令执行时需要的资源是否冲突，其中N为大于等于3的整数；在确定待处理的N条指令执行时需要的资源不冲突的情况下，在同一个时钟周期内发射待处理的第一条指令至第N条指令。本发明通过判断待处理的多条指令执行所需要的资源是否冲突来确定是否多发射指令，在资源不冲突的情况下多发射指令，处理器只需要一套执行单元，在不增加额外的执行单元的情况下实现指令多发射，提升处理器执行效率。
处理器指令多发方法发射装置

[发明专利]一种从总线指令流中提取实际执行指令和预取指令的方法-CN201010611254.9有效
发明人：吴瑾;段永顥;于志杰;郭向英;董燕;武占峰;张西超;张金巍;魏鹏;曾霞;左万娟;尚智 -专利权人：北京控制工程研究所
申请日： 2010-12-17 - 公布日： 2011-05-18 - 主分类号： G06F11/36 文献下载
摘要：一种从总线指令流中提取实际执行指令和预取指令的方法，本发明根据8086/186/386处理器的片上缓存行为，仅在8086/186/386处理器总线指令流断裂时进行预取指令分析，且仅对当前缓存内指令流遍历一遍，能够准确而有效地过滤总线上出现的预取指令，分析得到处理器实际执行指令，从而提高了测试效率。由于8086、80186、80386处理器指令集的一致性、处理器缓存操作的相似性(仅缓存大小略有不同)，本发明完全可以通用于这3款处理器的目标码覆盖率测试。
一种总线指令提取实际执行方法

[发明专利]指令优化方法及装置-CN201911426093.3在审
发明人：田守政 -专利权人：深圳云天励飞技术有限公司
申请日： 2019-12-31 - 公布日： 2021-07-16 - 主分类号： G06F9/30 文献下载
摘要：本申请适用于人工智能技术领域，提供了一种指令优化方法及装置，所述方法包括：获取监控数据，监控数据为人工智能AI处理器在执行指令组合时，对AI处理器监控得到的，用于记录AI处理器中各个计算单元的运行效率；根据监控数据，结合指令组合进行解析，确定指令组合的优化数据；根据优化数据，对指令组合进行优化。通过获取监控得到的监控数据，并根据该监控数据和指令组合进行分析，确定优化指令组合的优化数据，再根据该优化数据对指令组合进行优化，避免了指令组合中出现冗余重复的指令，减少了AI处理器需要运行的指令，而AI处理器在运行优化后的指令组合时，可以减少运行指令组合所花费的时间，提高了AI处理器运行指令组合的运行效率。
指令优化方法装置

[发明专利]语音控制电梯的方法-CN202010443406.2在审
发明人：李旭滨;陈晓松 -专利权人：云知声智能科技股份有限公司;厦门云知芯智能科技有限公司
申请日： 2020-05-22 - 公布日： 2020-08-21 - 主分类号： B66B1/06 文献下载
摘要：本发明提供了一种语音控制电梯的方法，包括：第一处理器获取用户的语音信息；第一处理器对语音信息进行处理，得到指令文本；第一处理器对指令文本进行处理，得到二进制指令；第一处理器对二进制指令进行封装，得到封装后的二进制指令；第一处理器将封装后的二进制指令发送给第二处理器；第二处理器对封装后的二进制指令进行处理后，得到二进制指令；第二处理器通过二进制指令，对电梯进行控制。
语音控制电梯方法

[发明专利]扩展MIPS指令集处理器支持RISC指令集的方法和装置-CN202110933027.6在审
发明人：王炳立;何薇龄 -专利权人：上海芯联芯智能科技有限公司
申请日： 2021-08-13 - 公布日： 2021-11-26 - 主分类号： G06F8/41 文献下载
摘要：本发明公开一种扩展MIPS指令集处理器支持RISC指令集的方法和装置。所述方法包括：针对客指令集与宿主指令集的第一部分指令，进行直接映射；针对客指令集与宿主指令集的第二部分指令，进行多条指令映射或对宿主系统指令集处理器进行功能增强，以使得所述宿主系统指令集处理器支持至少一个客指令集，其中所述客指令集为RISC指令集，所述宿主指令集为MIPS指令集。这样，使宿主处理器能够完美的支持客处理器的软件生态系统。
扩展 mips 指令处理器支持 risc 方法装置

[发明专利]异构智能处理器及电子设备-CN202010798223.2在审
发明人：不公告发明人 -专利权人：中国科学院计算技术研究所
申请日： 2020-08-10 - 公布日： 2020-11-13 - 主分类号： G06F15/167 文献下载
摘要：本公开提供一种异构智能处理器及电子设备，所述异构智能处理器包括通用处理器和智能处理器，其中智能处理器包括控制电路和多个运算电路，所述控制电路，用于获取计算指令，解析所述计算指令得到至少一个操作指令，将所述操作指令发送给所述运算电路，其中，所述操作指令包括COMP流指令，所述COMP流指令包括COMP核内访存指令，所述COMP核内访存指令用于在读写时控制输入数据进行数据类型的转换；所述运算电路，用于根据所述操作指令获取输入数据，并执行所述操作指令可提高数据处理效率。
智能处理器电子设备

[发明专利]以辅助处理器预取用于主要处理器的指令的方法和装置-CN01816274.6有效
发明人： S·乔杜里;M·特伦布莱 -专利权人：太阳微系统公司
申请日： 2001-08-30 - 公布日： 2004-01-07 - 主分类号： G06F9/38 文献下载
摘要：本发明的一个实施例提供了一种系统，其通过使用一个辅助处理器在一个主要处理器之前执行预取操作来预取指令。通过在该主要处理器上执行可执行代码且同时在该辅助处理器上执行一个简化版本的可执行代码来操作该系统。这个简化版本的可执行代码比该可执行代码执行更加迅速，并且在该主要处理器需要该指令之前，为该主要处理器执行预取操作。该系统也存储该预取指令到一个由该主要处理器可访问的高速缓存，从而无需从主内存取回该预取指令，该主要处理器即能够访问该预取指令。然后，该系统通过产生预取指令而将该指令追踪部分预取到一个该主要处理器可访问的高速缓存中，产生用于该辅助处理器的可执行代码的简化版本。该系统也插入通信指令到用于主要处理器的该可执行代码和用于辅助处理器的可执行代码的简化版本中，以从该主要处理器传送进展信息给该辅助处理器。这个进展信息触发该辅助处理器执行预取操作。
辅助处理器用于主要指令方法装置

[发明专利]处理器-CN201080012256.4有效
发明人：斯蒂芬.F.K.利奇;詹姆斯.A.D.W.安德森 -专利权人：斯蒂芬.F.K.利奇;詹姆斯.A.D.W.安德森
申请日： 2010-01-15 - 公布日： 2012-02-15 - 主分类号： G06F15/173 文献下载
摘要：一种处理系统包括多个处理器(12)和安排为在处理器之间传送消息的通信部件(20)，其中每个处理器(12)具有安排为保持存储的操作指令的操作指令存储器字段(32，34，36)，操作指令包括改道发送目标地址每个处理器安排为接收包括操作指令的消息(38)，操作指令包含目标地址。当接收消息时，每个处理器安排为检查消息中的目标地址以确定其是否对应于与处理器关联的地址；如果消息中的目标地址对应于与处理器关联的地址，则检查消息中的操作指令以确定是否要改道发送消息；以及如果要改道发送消息，则用存储的操作指令代替消息中的操作指令，并且将消息放置到通信部件，用于传递到改道发送目标地址。
处理器

[发明专利]一种通用的PowerPC架构处理器指令集虚拟化仿真方法-CN202211114604.X有效
发明人：贾张涛;孔祥炳;付修锋;安恒;勉斌;邵飒;安顺;李雅斯;金政宇 -专利权人：北京计算机技术及应用研究所
申请日： 2022-09-14 - 公布日： 2023-04-28 - 主分类号： G06F9/455 文献下载
摘要：本发明涉及一种通用的PowerPC架构处理器指令集虚拟化仿真方法，属于虚拟仿真领域。本发明针对飞思卡尔(FreeScale)基于Power Architecture的32位微处理器核心e300、e500、e600，设计一种通用的处理器仿真框架，同时支持多种架构处理器的仿真运行。提供PowerPC处理器嵌入式处理器软件的运行环境，为PowerPC处理器嵌入式处理器软件的开发提供支撑。本发明提出的方案，能够实现PowerPC指令架构处理器的指令集仿真，仿真精度高；本发明采用数组、链表等实现寄存器、内存的仿真，能够完成仿真PowerPC指令架构处理器。
一种通用 powerpc 架构处理器指令虚拟仿真方法

[发明专利]处理器指令异常行为检测方法及系统-CN202011149498.X有效
发明人：魏强;武泽慧;周国淼;吴昊岚;尹中旭;王红敏 -专利权人：中国人民解放军战略支援部队信息工程大学
申请日： 2020-10-23 - 公布日： 2023-03-24 - 主分类号： G06F9/30 文献下载
摘要：本发明属于网络安全技术领域，特别涉及一种处理器指令异常行为检测方法及系统，包含：不同处理器分别建立对应指令集；对目标处理器的指令集进行模糊测试，生成指令搜索样例及指令样本库，并依据指令功能及特征对样本指令进行标签化处理；依据标签化处理后的样本指令对待检测指令进行异常检测，判定是否为可疑指令或正常指令；并依据目标指令执行前后的操作及执行结果进行对比来断言可疑指令或正常指令是否为异常指令；针对异常指令，对其进行整理并形成异常指令测试报告；单条指令检测完毕后，返回异常检测以待进行下一条指令的测试。本发明能够有效检测处理器指令错误，提高处理器的性能。
处理器指令异常行为检测方法系统

[发明专利]光网络节能的方法和装置-CN201980062118.8有效
发明人：曾怀玉;刘翔;沈云飞;程宁;罗远秋;弗兰克·埃芬博格 -专利权人：华为技术有限公司
申请日： 2019-06-12 - 公布日： 2022-09-23 - 主分类号： H04J14/02 文献下载
摘要：一种光线路终端(OLT)，包括处理器，用于获得与光网络单元(ONU)相关的光功率和基于所述光功率，生成指示传输的发送顺序的指令；与所述处理器耦合的发射器，用于向所述ONU发送所述指令；以及与所述处理器耦合的接收器，用于基于所述指令接收来自所述ONU的传输。一种装置，包括接收器，用于接收指示传输的发送顺序的指令，所述指令基于与ONU相关的光功率；与所述接收器耦合的处理器，用于处理所述指令；以及与所述处理器耦合的发射器，用于基于指令发送传输。
网络节能方法装置

[实用新型]一种车辆域处理系统-CN202020527335.X有效
发明人：王雪飞;张剑锋;田承伟;王玉明;史琦;邢为灿;王德亮 -专利权人：吉利汽车研究院（宁波）有限公司;浙江吉利控股集团有限公司
申请日： 2020-04-10 - 公布日： 2021-01-19 - 主分类号： G05B19/042 文献下载
摘要：本申请涉及车辆域处理系统，该装置包括域处理器、感测设备和执行器；域处理器与多个感测设备连接；域处理器与多个执行器连接；域处理器用于对感测设备感测到的数据进行处理，得到目标指令；域处理器用于将目标指令传送给与目标指令相匹配的执行器如此，多个处理器中的信息资源集中，处理器利用率高。
一种车辆处理系统

[发明专利]具有多个处理器、缓存电路和共享存储器的数据处理系统-CN200880111762.1无效
发明人：马可·J·G·贝库伊 -专利权人： NXP股份有限公司
申请日： 2008-10-14 - 公布日： 2010-09-08 - 主分类号： G06F12/08 文献下载
摘要：利用多个处理单元(11)处理来自共享存储器(12)的数据。通过执行针对数据对象的获取和释放指令控制对数据对象的访问，每个处理单元(11)包括处理器(10)和用于对来自共享存储器(12)的数据进行缓存的缓存电路(14)。仅在每个处理器(10)中完成针对数据对象的获取指令的执行与执行针对数据对象的释放指令之间，在每个处理器中执行访问数据对象的指令。仅当检测到没有处理器(10)先前执行过针对数据对象的获取指令而没有随后完成针对数据对象的释放指令的执行时，完成获取指令的执行。对每个处理器(10)的释放指令的完成进行延迟，直到根据处理器(10)的在释放指令之前并对数据对象中的数据加以寻址的所有写入指令，完成先前从处理器的缓存电路(14)向共享存储器(12)回写数据。
具有处理器缓存电路共享存储器数据处理系统

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条