“布局设计”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果6756511个，建议您升级VIP下载更多相关专利

[发明专利]布局设计系统、布局设计方法及利用其制造的半导体装置-CN201410591856.0有效
发明人：白尚训;吴祥奎;河罗野;白承元;宋泰中 -专利权人：三星电子株式会社
申请日： 2014-10-29 - 公布日： 2019-10-18 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计
布局设计系统方法利用制造半导体装置

[发明专利]双行选择结构的布局设计-CN202110528555.3在审
发明人：李相柱;王睿;海老原弘知;代铁军;宇井博贵 -专利权人：豪威科技股份有限公司
申请日： 2021-05-14 - 公布日： 2021-11-19 - 主分类号： H01L27/146 文献下载
摘要：本申请案涉及双行选择结构的布局设计。像素阵列包含安置在半导体材料中的像素单元。所述像素单元中的每一者包含光电二极管及从所述光电二极管接收图像电荷的浮动扩散区。
双行选择结构布局设计

[发明专利]预防ESD的GOA布局设计-CN201510506313.9有效
发明人：肖志莲;赵海生;刘冲;彭志龙 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2015-08-18 - 公布日： 2018-09-11 - 主分类号： G02F1/1362 文献下载
摘要：预防ESD的GOA布局设计，本发明涉及一种阵列基板，包括显示区和驱动电路区，所述驱动电路区包括GOA单元，所述GOA单元包括基板、栅电极层、绝缘层、有源层和源漏电极层，并且所述驱动电路区还包括连接到所述栅电极层的栅极引线以及位于与所述源漏电极层同一层的源漏层引线
预防 esd goa 布局设计

[发明专利]收集器架构布局设计-CN201510530641.2有效
发明人：张瑛芝;赖志铭;吴仁家 -专利权人：中央研究院
申请日： 2015-08-26 - 公布日： 2019-04-23 - 主分类号： B01L3/00 文献下载
摘要：本公开内容提供了用于使用散布式微结构设计来收集罕见细胞的组合物和方法。
收集架构布局设计

[发明专利]集成电路布局设计方法-CN201910170236.2有效
发明人：张书瑜;徐世荣;谢瀚颉;罗宇诚;蔡政宇 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-03-07 - 公布日： 2023-09-26 - 主分类号： G06F30/392 文献下载
摘要：本发明披露了一种集成电路布局设计方法，能够减少一集成电路布局设计流程的结果的电路面积与功率的消耗。该集成电路布局设计流程包含一前段流程与一后段流程。该集成电路布局设计方法包含下列步骤：依据初始时钟延迟设定执行该前段流程，以产生一初始网表；依据该初始网表执行该后段流程的至少一部分以得到更新时钟延迟设定；依据该更新时钟延迟设定执行该前段流程的至少一部分，以产生一更新网表；以及依据该更新网表执行该后段流程，以得到该集成电路布局设计流程的结果。
集成电路布局设计方法

[发明专利]电路设计的布局方法-CN200810086619.3无效
发明人：王琴;范文纲 -专利权人：英业达股份有限公司
申请日： 2008-03-20 - 公布日： 2009-09-23 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种电路设计的布局方法，适用于将多页电路图的零件配置在印刷电路板的布局图上。此布局方法开始的设计阶段即早对应产生与主选零件有关的一选取其他零件表单。然后，依据设计要求文件来配置其他零件于主选零件的焊垫的旁边并保持拉线安全距离。接着，以优先权次序排列所述选取其他零件表单内的各个其他零件。因此，本发明可以提高电子零件布局的工作效率与节省时间。
电路设计布局方法

[发明专利]电平移位器布局设计-CN201280041547.5有效
发明人：阿尼梅什·达塔;威廉·詹姆斯·古多尔三世 -专利权人：高通股份有限公司
申请日： 2012-07-12 - 公布日： 2016-11-09 - 主分类号： H01L27/02 文献下载
摘要：一种用于体CMOS技术中的电压电平移位器VLS设计的方法和设备。以不同电压电平操作且为电平移位器设计的多位实施方案提供面积和电力节省的多电压电路或VLS。
电平移位布局设计

[发明专利]布局生成方法、设计稿布局生成方法及装置-CN202310699494.6在审
发明人：吴通通;张天宇;刘洋;杨帆;孙子钧;赵薇;柳景明 -专利权人：北京看云软件有限公司
申请日： 2023-06-13 - 公布日： 2023-09-12 - 主分类号： G06F8/34 文献下载
摘要：本申请提供布局生成方法、设计稿布局生成方法及装置，其中所述布局生成方法包括：响应于布局生成指令，获取待布局页面，其中，所述待布局页面中包括至少一个待布局元素；提取各待布局元素的待布局元素属性信息；将各待布局元素属性信息输入至布局生成模型，获得所述布局生成模型输出的目标布局信息；基于所述目标布局信息，调整各待布局元素，获得目标布局页面。根据布局生成模型获得待布局页面对应的目标布局信息，以使得可以根据目标布局信息，对待布局页面中的各待布局元素进行调整，获得调整后的目标布局页面，提高了页面布局的准确性和处理效率，降低人工成本。
布局生成方法设计装置

[发明专利]版图布局的设计方法及装置-CN201410640866.9在审
发明人：朱光;陈先敏;冯光涛;杨家奇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-11-13 - 公布日： 2016-06-08 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种版图布局的设计方法及装置，其中，该方法包括：根据已完成的电子线路的原理图确定关键器件的版图布局参数；按照关键器件的版图布局参数对电子线路进行仿真；以及根据仿真结果对电子线路的原理图进行调整本发明解决了LDE的工艺设计流程中工作量大且开发周期长的技术问题。
版图布局设计方法装置

[发明专利]半导体装置及布局设计方法-CN202010886321.1在审
发明人：金贞林;卢明秀;郑鲁永;郑硕允;金皊翰 -专利权人：三星电子株式会社
申请日： 2020-08-28 - 公布日： 2021-03-05 - 主分类号： H01L27/02 文献下载
摘要：公开了一种半导体装置及布局设计方法，所述半导体装置包括第一单位单元和第二单位单元，第一单位单元包括沿第一方向延伸的第一鳍图案、沿第二方向延伸的第一栅极图案以及设置在第一栅极图案的一侧上且接触第一鳍图案的第一接触件
半导体装置布局设计方法

[发明专利]一种芯片设计布局结构-CN202310428418.1在审
发明人：程晓 -专利权人：上海亿家芯集成电路设计有限公司
申请日： 2023-04-20 - 公布日： 2023-07-04 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种芯片设计布局结构，所述结构包括：第一运算模块；第二运算模块；第三运算模块；第四运算模块；信号通道；缓冲单元；第一运算模块、第二运算模块、第三运算模块和第四运算模块分别具有两个紧密连接的运算核心
一种芯片设计布局结构

[发明专利]双重图案化布局设计方法-CN201410286292.X有效
发明人：宋泰中;朴在浩;郑光钰 -专利权人：三星电子株式会社
申请日： 2014-06-24 - 公布日： 2019-06-14 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种双重图案化布局设计方法，该方法包括步骤：在原理电路上定义关键路径，所述关键路径包括第一路径和第二路径；以及定义双重图案化布局，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应。定义所述双重图案化布局的步骤包括在所述原理电路上锚定所述关键路径。
双重图案布局设计方法

[发明专利]半导体器件及布局设计系统-CN201410086664.4有效
发明人：斋藤琢巳;广井政幸 -专利权人：瑞萨电子株式会社
申请日： 2014-03-11 - 公布日： 2018-07-24 - 主分类号： H01L23/31 文献下载
摘要：本公开涉及半导体器件及布局设计系统。在包括含有多个密封环的密封环区的半导体器件中，该多个密封环经由桥接图形按相等的间距彼此耦接，桥接图形的不当局部重定位会降低半导体器件的可靠性。
半导体器件布局设计系统

[发明专利]相移光刻掩模的设计和布局-CN200910171747.2有效
发明人：米歇尔·L·科特;克里斯托夫·皮拉特 -专利权人：新思公司
申请日： 2002-06-07 - 公布日： 2010-06-09 - 主分类号： G03F1/00 文献下载
摘要：本发明提供了一种相移光刻掩模的设计和布局。本发明描述了一种用于限定全相位布局的方法，用于限定在集成电路中的材料层。所述方法可以用于限定、布置和精制移相器，来使用相移实质地限定所述层。在移相器或切口之间的分离被设计用于容易的掩模制造能力，并且也最大化了由相移掩模限定的每个图形的数量。成本函数用于描述相位分配的相对质量和选择较高质量的相位分配并降低相位冲突。
相移光刻设计布局

[发明专利]生产线布局优化设计方法-CN201210559252.9有效
发明人：赵勇;潘晓勇;李春川;姚国红;巫江;符欣;赖冬;李冬;张泉伟 -专利权人：四川长虹电器股份有限公司
申请日： 2012-12-20 - 公布日： 2013-04-17 - 主分类号： G06Q10/04 文献下载
摘要：本发明涉及工程制造领域，具体涉及一种生产线布局优化设计方法。本发明要解决的技术问题是现有方法无法减少生产波动对生产效率影响，从而降低了企业效益的问题。解决该问题的方案是提供一种新的生产线布局优化设计方法，该方法主要步骤为：采集原子工序工时数据；采用线平衡规划方法生成功能段和工位数，使各功能段单线的节拍时间最小；在总投入C确定时，使用枚举法找出所有满足这个约束条件的本发明方法可用于新的生产线布局的设计和现有生产线布局的改造。
生产线布局优化设计方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top