“存储器位置”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果12396756个，建议您升级VIP下载更多相关专利

[发明专利]存储器压缩散列机制-CN202010098690.4在审
发明人： A·R·阿普;A·考克;J·雷;N·库雷;P·萨蒂;S·卡玛;V·兰甘纳坦 -专利权人：英特尔公司
申请日： 2020-02-18 - 公布日： 2020-09-25 - 主分类号： G06F12/084 文献下载
摘要：本申请公开了存储器压缩散列机制。公开了用于促进存储器数据压缩的装置。装置包括：存储器，具有多个区块，用于存储主数据和与主数据相关联的元数据；以及存储器管理单元(MMU)，耦合至多个区块，用于执行散列函数来为主数据和元数据计算到存储器中的虚拟地址位置中的索引，并且调节元数据虚拟地址位置以将每个经调节的元数据虚拟地址位置存储在存储相关联的主数据的区块中
存储器压缩机制

[发明专利]具有用于存储器的故障监测的电子设备及相关联的方法-CN201610466671.6有效
发明人： O·兰简;F·E·C·迪塞格尼 -专利权人：意法半导体国际有限公司;意法半导体股份有限公司
申请日： 2016-06-23 - 公布日： 2021-03-09 - 主分类号： G11C29/42 文献下载
摘要：本公开提供了具有用于存储器的故障监测的电子设备及相关联的方法。一种电子设备，该电子设备包括具有经受瞬态故障和永久故障的多个存储器位置的存储器以及耦接于该存储器的故障检测电路。该故障检测电路被配置成用于：在第一时间读取这些存储器位置，并且在该第一时间基于读取该多个存储器位置确定包括这些瞬态和永久故障的第一故障计数和故障映射签名，并且存储该第一故障计数和故障映射签名。该故障检测电路被配置成用于：在第二时间读取这些存储器位置，并且在该第二时间基于读取这些存储器位置确定包括这些瞬态和永久故障的第二故障计数和故障映射签名，并且将该存储的第一故障计数和故障映射签名与该第二故障计数和故障映射签名进行比较以确定永久故障计数
具有用于存储器故障监测电子设备相关方法

[发明专利]补偿存储器缺损的解码器的算法-CN96123236.6无效
发明人：陈志贤 -专利权人：联华电子股份有限公司
申请日： 1996-12-19 - 公布日： 1998-06-24 - 主分类号： G11B7/00 文献下载
摘要：一种补偿存储器缺损的解码器算法,其中,解码器连接在一系统中的微控制器与缓冲存储器之间,该算法的步骤是每次系统开机时,解码器接收微控制器的指令,扫描并检测缓冲存储器中的损坏位元组;将与这些损坏位元组位置对应的区块位置记录成损坏区块表;然后,判别是否要将数据写入缓冲存储器并选择写入数据的缓冲存储器区块;再将此区块位置与损坏区块表比较,借此使得数据写入良好的缓冲存储器区,以保持数据存取的正确性。
补偿存储器缺损解码器算法

[发明专利]一种数据调度方法及装置-CN202011633670.9在审
发明人：敬宜;单卫华;王友飞;熊林 -专利权人：华为技术有限公司
申请日： 2020-12-31 - 公布日： 2021-04-20 - 主分类号： G06F16/957 文献下载
摘要：本申请提供一种数据调度方法及装置，该方法应用于缓存节点，该缓存节点包括代理模块、缓存控制器，N级存储器，N级存储器中的每一级存储器的访问速度递增；该方法包括：代理模块接收客户端发送的访问请求，该访问请求用于请求待访问数据；缓存控制器接收代理模块转发的该访问请求，确定该待访问数据在N级存储器中的存储位置，后续缓存控制器或代理模块可以根据该存储位置获取该待访问数据。本申请中缓存节点内缓存控制器和N级存储器互相独立，降低了缓存控制器、N级存储器以及Http代理之间的耦合性，当N级存储器中有任一级存储器有更新操作时，不会影响缓存控制器确定待访问数据的存储位置，减少对缓存节点正常运行的影响
一种数据调度方法装置

[实用新型]一种基于TD‑LTE的物流系统-CN201720810869.1有效
发明人：朱家敏 -专利权人：北京百福东方国际物流有限责任公司
申请日： 2017-07-05 - 公布日： 2018-01-19 - 主分类号： G06Q10/08 文献下载
摘要：一种基于TD‑LTE的物流系统，包括若干存放架以及分别与所述若干存放架一一对应的位置电子标签、若干商品和分别与所述若干商品身份信息一一对应的身份电子标签，入库读写器、位置读写器、出库读写器和身份识别系统包括，该系统可分别对商品位于入库阶段、出库阶段以及商品的存放位置进行存储记录，并且管理员等工作人员可分别通过手持终端基于TD‑LTE对入库存储器、位置存储器和出库存储器进行访问，了解货物的存储情况以及存储状态，方便快捷，并且通过身份识别系统可设置身份权限，防止身份不明者以及不法分子对入库存储器、位置存储器和出库存储器访问获取该库房的商品存放信息。
一种基于 td lte 物流系统

[发明专利]非易失性存储器、存储器系统及非易失性存储器的控制方法-CN202110213666.5在审
发明人：岩井大典;藤泽俊雄;原圭吾 -专利权人：铠侠股份有限公司
申请日： 2021-02-25 - 公布日： 2022-03-04 - 主分类号： G11C16/10 文献下载
摘要：本实施方式提供一种能够高速执行压缩的非易失性存储器、存储器系统及非易失性存储器的控制方法。根据本实施方式，非易失性存储器具备存储器芯片及指令处理部。在从控制器接收到用于压缩的第1指令的情况下，指令处理部将从存储器芯片的第1位置读取的数据保存在存储器中，将用于判断数据是否有效的有效判断信息发送到控制器，在从控制器接收到用于压缩的第2指令及特定出有效数据的有效特定信息的情况下，将存储器所保存的数据中的有效数据写入到存储器芯片的第2位置。
非易失性存储器存储器系统控制方法

[发明专利]存储器控制方法和存储器控制装置-CN201010167374.4无效
发明人：丸山志津子;小泉伸和 -专利权人：富士通株式会社
申请日： 2010-04-27 - 公布日： 2010-11-10 - 主分类号： G06F5/12 文献下载
摘要：本发明提供了一种存储器控制方法和存储器控制装置，该方法执行对具有多个存储区的存储器的先入先出存取控制，该方法包括：当选择写入位置以向存储器写入数据时，选择具有至少一个以上存储区的存储块中的存储区地址和多个冗余块中的任一个冗余块中的存储区地址，作为写入位置，所述冗余块是针对所述存储块而冗余设置的，并且具有至少一个以上存储区；以及当选择读取位置以读取通过数据写入而写入到所述存储器的数据时，选择所述存储块的存储区地址和多个冗余块的地址中在选择所述写入位置时被选择的地址，作为读取位置。
存储器控制方法装置

[发明专利]一种用于扩展处理器的局部存储器地址空间的方法-CN02826051.1有效
发明人： R·K·克拉格特拉;J·C·雷维拉 -专利权人：英特尔公司;模拟设备股份有限公司
申请日： 2002-12-27 - 公布日： 2005-04-20 - 主分类号： G06F12/08 文献下载
摘要：一种处理器包括局部可寻址存储器如SRAM，与存储器层次结构的最高级的局部超高速缓冲存储器如1级(L1)存储器相平行。局部存储器控制器可处理对(L1)存储器的访问。局部存储器控制器可确定包括请求的存储器位置的页，并检查页描述符如L1 SRAM比特，以确定该页是否在局部存储器中。该局部存储器控制器根据L1 SRAM比特的状态把请求路由到局部可寻址存储器或局部超高速缓冲存储器。
一种用于扩展处理器局部存储器地址空间方法

[发明专利]光纤收发信机的集成存储器控制器电路-CN200610149558.1有效
发明人： L·B·阿伦森;S·G·霍斯金 -专利权人：菲尼萨公司
申请日： 2002-02-04 - 公布日： 2007-06-06 - 主分类号： H04B10/14 文献下载
摘要：一种控制器，用于控制具有激光发射器和光电二极管接收器的收发信机。控制器包括：存储器，用于存储有关收发信机的信息；以及模数转换电路，用于接收来自激光发射器和光电二极管接收器的多个模拟信号、将接收的模拟信号转换成数字值并将数字值存储在存储器内的预定位置。比较逻辑，用于对这些数字值中的一个或多个与极限值进行比较，根据比较结果产生标记值并将标记值存储在存储器内的预定位置。控制器中的控制电路根据存储在存储器中的一个或多个数值控制激光发射器的工作。设置串行接口，使主机能从存储器的位置中读出和向存储器的位置写入。除了少量的二进制输入和输出信号外，收发信机的全部控制和监控功能都映像到控制器中唯一的存储器映像位置。控制器的多种控制功能和多种监控功能均由主计算机通过访问控制器中的相应的存储器映像位置来实现。
光纤收发集成存储器控制器电路

[发明专利]控制存储器的方法和装置-CN95192669.1无效
发明人： E·C·韦斯特龙德 -专利权人：艾利森电话股份有限公司
申请日： 1995-03-18 - 公布日： 1997-03-26 - 主分类号： G06F11/10 文献下载
摘要：用于控制数字信息(A)在存储器(51)中插入和存放以及从该存储器中读取信息的一种方法和一种电路装置。该方法和电路装置确保数字信息(A′)以一些关联比特位置的形式正确地从存储器中读出，并且该数字信息被用于控制一或多种功能(f)。待插入到存储器中的信息被给予属于存储器的某个地址。第一控制-求和-携带比特位置由进入存储器的数字信息的比特位置及其值，根据选定估值功能(f(x))算得。数字信息(A)的比特位置被存放在存储器(51)的某个地址中，而且第一控制-求和-携带比特位置则被存放在控制存储器(55)中的某个地址内。第二控制-求和-携带比特位置是当存放在存储器(51)中该地址内的数字信息的比特位置被读出时根据选定估值功能(62)被算得。
控制存储器方法装置

[发明专利]在不改变介质层的情况下将计算能力添加到存储器设备的技术-CN202010197397.3在审
发明人： J·B·卡恩;R·库尔森 -专利权人：英特尔公司
申请日： 2020-03-19 - 公布日： 2020-12-11 - 主分类号： G06F3/06 文献下载
摘要：用于在不改变介质层的情况下向存储器设备添加计算能力的技术包括用于制造存储器设备的过程。该过程包括获得存储器介质，该存储器介质能够通过预定义位置处的一组通信路径与多种不同类型的介质访问电路进行通信。该过程还包括获得介质访问电路，该介质访问电路能够通过预定义位置处的通信路径与存储器介质进行通信，并将所获得的存储器介质连接至所获得的介质访问电路，以实现通过预定义位置处的通信路径的通信。
改变介质情况计算能力添加存储器设备技术

[发明专利]用于从移动设备向无线显示器传送内容的系统和方法-CN201080031912.5有效
发明人： V·R·拉维德兰 -专利权人：高通股份有限公司
申请日： 2010-07-02 - 公布日： 2012-07-18 - 主分类号： H04L29/06 文献下载
摘要：该方法可包括接收多媒体数据，编码多媒体数据，并且将经编码多媒体数据写入共享存储器的第一预定存储器位置。另外，该方法可包括封装经编码的多媒体数据，以及将封装数据写入共享存储器的第二预定存储器位置。该方法还可包括计算差错控制编码，以及将差错控制编码写入共享存储器的第三预定存储器位置。另外，该方法可包括向无线显示设备传送经编码多媒体数据、封装数据和差错控制编码。
用于移动设备无线显示器传送内容系统方法

[发明专利]使用列冗余进行错误位检测和校正的系统和方法-CN202111079106.1在审
发明人： D·维梅尔卡蒂 -专利权人：美光科技公司
申请日： 2021-09-15 - 公布日： 2022-03-18 - 主分类号： G11C29/42 文献下载
摘要：存储器装置可包含用于通过检测并在指定的列冗余CR阵列中存储有缺陷存储器单元的位置来防止有缺陷存储器单元的不稳定行为的电路系统。存储器装置还可使用错误校正码ECC方案存储ECC信息，以用于存储在所述存储器单元上的数个错误数据位的检测和校正。不考虑存储器单元的潜在不稳定行为，所述ECC信息可提供与数据阵列的数据位的完整性有关的信息。但是，有缺陷存储器单元的不稳定行为可能造成数据位的损坏。因而，提供用于存储使用ECC信息获得的数据集的一或多个错误数据位的位置以供重复使用的系统和方法。在一些实施例中，存储器可使用一或多个CR阵列的指定存储器单元存储和存取此类位置信息，以在随后的存储器操作中校正至少一额外错误数据位。
使用冗余进行错误检测校正系统方法

[发明专利]快闪存储器系统起动操作-CN200480039310.9有效
发明人：卡洛斯·J·冈萨雷斯;安德鲁·汤姆林 -专利权人：桑迪士克股份有限公司
申请日： 2004-12-16 - 公布日： 2007-01-24 - 主分类号： G06F9/445 文献下载
摘要：本发明揭示将用于控制非易失性快闪存储器系统操作的固件码的多个副本存储于存储器系统的快闪存储器的不同合适位置处。还将这些位置的一地址映像图存储于所述快闪存储器内。一旦所述存储器系统初始化，其微处理器执行存储于所述存储器控制器内的启动码，以参考所述地址映像图并将所述固件的一副本从所述快闪存储器加载到一控制器存储器内，然后所述微处理器可从所述控制器存储器中执行所述固件副本以操作所述存储器系统来存储及检索用户数据一错误校正码(ECC)用于检查所述数据，但所述快闪存储器内存储的所述二个或更多个固件副本的最佳部分用于减少对使用ECC的需要。当用户数据是以二种以上状态存储于所述快闪存储器内时，则可将所述固件码以二种状态存储于所述同一快闪存储器内。
闪存系统起动操作

[发明专利]一种数据处理方法及装置-CN201910918519.0有效
发明人：陈燚 -专利权人：京东方科技集团股份有限公司
申请日： 2019-09-26 - 公布日： 2021-04-16 - 主分类号： G06F3/147 文献下载
摘要：本发明实施例提供一种数据处理方法及装置，获取显示装置中像素的数据信息，所述数据信息包括所述像素的补偿数据和像素位置；根据预设映射关系，确定所述像素的补偿数据在块随机存储器的存储位置，其中，所述块随机存储器包括顺序存储的多组数据单元，存储位置相邻的数据单元被取出的顺序相邻，所述数据单元包括在同一时钟周期内被取出的多个补偿数据，所述多个补偿数据在所述块随机存储器中顺序存储；将所述补偿数据存储至所述存储位置对应的存储空间。这样，可优先将补偿数据存储在一个块随机存储器中，充分利用块随机存储器的存储容量，减少块随机存储器的使用个数，从而降低FPGA的成本。
一种数据处理方法装置