“大规模集成芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1091313个，建议您升级VIP下载更多相关专利

[实用新型]大规模集成芯片的有源散热装置-CN200520118765.1无效
发明人：金四化;崔炳华;于莉;聂名义 -专利权人：中兴通讯股份有限公司
申请日： 2005-09-13 - 公布日： 2006-10-25 - 主分类号： H01L23/34 文献下载
摘要：本实用新型公开了一种大规模集成芯片的有源散热装置。为解决现有通信系统中大规模集成芯片的无源散热装置散热效果差，致使芯片工作温度过高所存在的问题和不足而设计。本实用新型大规模集成芯片的有源散热装置包括导热片，热电制冷器以及可控制热电制冷器制冷强度的温度控制设备；所述导热片的一侧面紧密贴合于芯片外表面；所述热电制冷器冷端紧密贴合于所述导热片相对的另一侧面上，并与所述温度控制设备的输出端电连接本实用新型通过温度控制设备可灵活地控制TEC的制冷强度，有效提高了TEC的制冷效率，可广泛应用于通信系统中大规模集成芯片的散热。
大规模集成芯片有源散热装置

[发明专利]大规模集成电路加速器单粒子试验中粒子注量率选择方法-CN201310247474.1有效
发明人：于庆奎;罗磊;祝名;张磊;孙毅;唐民 -专利权人：中国空间技术研究院
申请日： 2013-06-20 - 公布日： 2013-09-25 - 主分类号： G01R31/00 文献下载
摘要：大规模集成电路加速器单粒子试验中粒子注量率选择方法，具体为：判断所述大规模集成电路内部是否采DICE设计，若采用了DICE设计，则按ASTMF1192标准规定，对所述大规模集成电路采用高注量率辐照；否则通过大规模集成电路所使用的程序判断所述大规模集成电路是否采用TMR，若采用了TMR，则对所述大规模集成电路采用低注量率辐照，否则通过大规模集成电路所使用的程序判断所述大规模集成电路是否采用EDAC，若采用了EDAC，则对所述大规模集成电路采用低注量率辐照，否则对所述大规模集成电路采用高注量率辐照
大规模集成电路加速器粒子试验注量率选择方法

[发明专利]一种大规模集成电路设计和制造的综合优化设备及方法-CN201511019096.7有效
发明人：俞宗强;李江伟 -专利权人：东方晶源微电子科技（北京）有限公司
申请日： 2015-12-30 - 公布日： 2019-03-29 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种新型的大规模集成电路设计和制造的综合优化设备及方法，该设备包括：成像系统，用于采集芯片制造过程中芯片的工艺图像；计算系统，用于将采集到的工艺图像进行分析处理；信息反馈系统，用于将分析处理后的结果反馈给芯片设计该设备和方法重新组织大规模集成电路设计和制造过程中的实时信息交换，将芯片设计和芯片制造作为一个统一的过程结合起来考虑，并使得综合优化成为可能。这样就解决了在现今集成电路芯片设计过程和芯片制造过程分离于不同的经济实体中所造成的许多问题，从而降低集成电路产品的开发周期，保证大规模集成电路制造过程的成品率。
一种大规模集成电路设计制造综合优化设备方法

[其他]微机故障诊断仪-CN85200150无效
发明人：杨吉祥 -专利权人：南京工学院
申请日： 1985-04-01 - 公布日： 1986-04-09 - 主分类号： G06F11/22 文献下载
摘要：其特点是把特征激励，特征分析和大规模集成芯片功能测试三者组合在一起，通过功能完善的总线处理电路、自由运行电路和限定输入电路等能用来诊断各种带微机系统故障及测试常用的大规模集成芯片(Z80-CPU、PIO
微机故障诊断仪

[发明专利]用于大规模集成的光电耦合器封装结构-CN201611008399.3有效
发明人：谢俊聃;刘必晨;欧熠;黄雨新;乔书旗;张佳宁;岳东旭;李尚玲;李洪玉 -专利权人：中国电子科技集团公司第四十四研究所
申请日： 2016-11-16 - 公布日： 2017-08-11 - 主分类号： H01L31/0203 文献下载
摘要：一种用于大规模集成的光电耦合器封装结构，所述光电耦合器封装结构由陶瓷基板、盖子、发光二极管、光敏芯片和多条金属导带组成；本发明的有益技术效果是提出了一种用于大规模集成的光电耦合器封装结构，该方案针对光电耦合器单元仅作简单的非气密性封装，然后再将光电耦合器单元与其他元件整体进行气密封装，得益于光电耦合器单元的尺寸缩减，大规模集成后的装置总体积可以得到大幅缩减。
用于大规模集成光电耦合器封装结构

[发明专利]一种多维多功能超导超晶格大规模集成电路-CN202011015472.6有效
发明人：林和 -专利权人：林和
申请日： 2020-09-24 - 公布日： 2022-04-12 - 主分类号： H01L27/18 文献下载
摘要：本发明提出了一种新型多维多功能超导超晶格大规模集成电路，属于集成电路技术领域。所述大规模集成电路包括衬底、过渡层和超导超晶格大规模集成电路层；所述过渡层设置于所述衬底与所述超导超晶格大规模集成电路层之间。所述衬底采用硅晶圆或化合物半导体晶圆制成。
一种多维多功能超导晶格大规模集成电路

[发明专利]大规模集成电路电磁场快速求解器-CN202110428159.3有效
发明人：刘民庆;万波 -专利权人：湖北九同方微电子有限公司
申请日： 2021-04-21 - 公布日： 2023-09-19 - 主分类号： G06F30/30 文献下载
摘要：本发明涉及大规模集成电路电磁场快速求解技术领域，尤其涉及大规模集成电路电磁场快速求解器，大规模集成电路电磁场快速求解器，包括将大规模集成电路划分为子块电路和舒尔块，转储子块矩阵和舒尔矩阵。本发明中，提供了一种创新的方法，没有创建填充，内存为O(N)，矩阵元素集中在矩阵对角线上，易于实现并行计算；提取大规模集成电路的R，L，C，K矩阵；全波电磁求解器提取金属表面的电流分布；全波提取大规模传输线的S参数以及集成电路中的无源元件。
大规模集成电路电磁场快速求解

[发明专利]基于最优适应启发式序列与组织进化的集成电路布图方法-CN201310733368.4有效
发明人：刘静;焦李成;朱园;王景润;马文萍;马晶晶 -专利权人：西安电子科技大学
申请日： 2013-12-24 - 公布日： 2017-01-25 - 主分类号： G06F17/50 文献下载
摘要：本发明公开一直基于最优适应启发式序列与组织进化的集成电路布图方法，属于物理设计布图规划技术领域。本发明将最优适应启发式序列作为编码和解码，与组织进化算法结合，用于求解超大规模集成电路布图方法，其特征在于首先初始化每个个体，然后采用最优适应启发式序列对每个个体进行编码和解码，最后用设计的分裂算子、吞并算子、培训算子对组织进行优化，验证结果表明，本发明在评定求解超大规模集成电路布图规划问题方法效用的一个重要方面求最优的芯片的面积利用率，有优势，是一种有效的求解超大规模集成电路布图规划问题的方法，还能扩展到求解多目标的超大规模集成电路布图规划问题
基于最优适应启发式序列组织进化集成电路方法

[发明专利]超大规模集成电路SPEF寄生参数的并行加速提取方法-CN202210883991.7在审
发明人：刘庆;华钧;黄成刚 -专利权人：北京科能腾达信息技术股份有限公司
申请日： 2022-07-26 - 公布日： 2022-11-01 - 主分类号： G06F30/39 文献下载
摘要：本发明属于电子设计自动化技术领域，公开了一种超大规模集成电路SPEF寄生参数的并行加速提取方法，包括步骤一，建立超大规模集成电路版图，并对超大规模集成电路版图进行预处理；将超大规模集成电路版图划分区域块，判断区域块是否为几何同构的，将几何同构的区域块划归为几何同构列表中；步骤二，根据建立起的超大规模集成电路版图的区域块同构列表，提取SPEF寄生参数；步骤三，确定几何同构列表中的其他区域块的SPEF寄生参数；步骤四，将几何同构列表中的区域块对应的SPEF寄生参数进行合并，得到整体超大规模集成电路的SPEF寄生参数。本发明减少了集成电路版图中寄生参数的提取数量，缩短集成电路设计的周期。
超大规模集成电路 spef 寄生参数并行加速提取方法

[发明专利]一种超大规模集成电路VLSI综合方法-CN201510033959.X有效
发明人：张永照;童元满;李仁刚 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2015-01-23 - 公布日： 2017-10-13 - 主分类号： G06F17/50 文献下载
摘要：本发明特别涉及一种超大规模集成电路VLSI综合方法。该超大规模集成电路VLSI综合方法，采用自底向上down‑top综合策略，当最低一级各子模块综合完成后，进行上一层级的模块综合，直至芯片顶层；并将专用脚本与通用脚本相结合，同时还带有Error/报告提取脚本该超大规模集成电路VLSI综合方法，采用down‑top策略综合超大规模集成电路，通过脚本控制，将综合平台设置划分为专用设置和通用设置，对综合平台的维护更加简单方便，此外，增加的信息提取设置脚本，实现了对日志文件和综合结果的自动化处理
一种超大规模集成电路 vlsi 综合方法

[发明专利]一种用于三维BGA倒封焊IC焊点失效的分析方法-CN202011345477.5在审
发明人：毕志伟;李扬 -专利权人：西安太乙电子有限公司;西安微电子技术研究所
申请日： 2020-11-25 - 公布日： 2021-03-23 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种用于三维BGA倒封焊IC焊点失效的分析方法，该方法针对大规模集成电路，提供了通用性强的焊点失效分析方法，该方法依次对外焊点、内焊点、电路进行检查，寻找缺陷，进而通过内部焊点的能谱分析得到内部焊点的成分，最终得到内部焊点发生缺陷的原因，本发明的可靠性较高、稳定性较强，对于大规模集成电路的失效分析具有明确的指导意义，采用该步骤进行分析的大规模集成电路，可以严格排除因为焊点问题造成的失效。极大提升大规模集成电路的定位准确性。同时，可以增加到大规模集成电路失效分析的分析流程中，具有极高的研究价值。
一种用于三维 bga 倒封焊 ic 失效分析方法

[发明专利]一种超大规模集成电路芯片封装用引线框架铜合金带材及其制备方法-CN202210986101.5有效
发明人：潘志军;孟祥鹏;李宁;张敏 -专利权人：宁波博威合金板带有限公司;宁波博威合金材料股份有限公司;宁波博威新材料有限公司
申请日： 2022-08-17 - 公布日： 2023-08-08 - 主分类号： C22C9/06 文献下载
摘要：本发明公开的超大规模集成电路芯片封装用引线框架铜合金带材的重量百分比组成为：Ni：2.0wt%～4.0wt%，Co：0.001wt%～1.0wt%，Si：0.3wt%～1.2wt%，Nb：0.001wt本发明铜合金带材是生产制造超大规模集成电路芯片封装用引线框架的理想材料。本发明为超大规模集成电路芯片封装用引线框架的多功能化、高密插脚、窄间距、长时间工作不失效提供了一种综合性能优异的铜合金带材及其制备方法。
一种超大规模集成电路芯片封装引线框架铜合金及其制备方法

[实用新型]一种指纹识别控制系统-CN201120348723.2有效
发明人：黄玉姣;胡江平;张兴华 -专利权人：黄石职业技术学院
申请日： 2011-09-16 - 公布日： 2012-05-23 - 主分类号： G05B19/042 文献下载
摘要：本实用新型涉及一种电路控制系统，尤其是一种指纹识别控制系统，它包括一电控负载、一键盘、一微处理器，电控负载、键盘与微处理器相接，它还包括一指纹采集器、一录音器、一报警器、一温度传感器、一液晶显示器、一电话机、一大规模集成芯片；大规模集成芯片上接有指纹采集器、录音器、电话机，微处理器上还接有温度传感器、液晶显示器、报警器，微处理器与大规模集成芯片相接通信。
一种指纹识别控制系统

[发明专利]可满足大规模集成电路高精密度蚀刻封装方法-CN202210480996.5有效
发明人：周建军;陈高利;许兴波 -专利权人：盐城芯丰微电子有限公司
申请日： 2022-05-05 - 公布日： 2023-03-28 - 主分类号： H01L21/48 文献下载
摘要：本发明涉及半导体蚀刻封装技术领域，具体提供了一种可满足大规模集成电路高精密度蚀刻封装方法，包括：制作带散热片式基岛的引线框架；采用贴片胶将以高精密度蚀刻制作的含有大规模集成电路的芯片贴装于引线框架中的基岛上本发明采用带散热片式基岛的引线框架对含有大规模集成电路的芯片进行封装，提高芯片使用时的散热效果，可以有效保障芯片的工作温度在适宜范围内；采用金钯合金丝进行键合，在金丝适宜高精密度的线径情况下，可以保障金丝的强度
满足大规模集成电路精密度蚀刻封装方法

[发明专利]使用大规模集成高压振荡电路引发核聚变反应的方法-CN202211463989.0在审
发明人：何世鸿 -专利权人：何世鸿
申请日： 2022-11-22 - 公布日： 2023-03-03 - 主分类号： G21B1/05 文献下载
摘要：大规模集成“高压振荡电路”每个“高压振荡电路”可以非常小，尺寸可以只有几厘米或几毫米或几微米或几纳米大小，可以像现在的大规模集成电路芯片内部电路单元一样小，集成数量可以是几百个或几千或和几亿或几百亿个或更多；集成的“高压振荡电路”发出的射线，使其汇集到面积上尽可能小的一个点，把这个点对准氘、氚、氦3等物质，引发这些被对准物质产生核聚变反应的方法。
使用大规模集成高压振荡电路引发聚变反应方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条