“复数乘法”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果73826个，建议您升级VIP下载更多相关专利

[发明专利]复数乘法指令-CN201780019471.9有效
发明人：托马斯·克里斯多夫·格鲁卡特 -专利权人： ARM有限公司
申请日： 2017-02-22 - 公布日： 2023-03-03 - 主分类号： G06F9/30 文献下载
摘要：提供了第一形式复数乘法指令和第二形式复数乘法指令以在包含多个数据元素的第一操作数向量和第二操作数向量上运算，这些多个数据元素包括表示复数的实部的至少一个实数据元素和表示该复数的虚部的至少一个虚元素。通过执行每个指令的一个，形式(a+ib)*(c+id)的复数乘法可使用相对少指令来计算，并利用仅两个向量寄存器读取端口，实现DSP算法，诸如更有效地使用相对低功率硬件实施方式来计算FFT。
复数乘法指令

[发明专利]异步蝶型运算单元电路-CN200510103017.0无效
发明人：赵冰;仇玉林;吕铁良;黑勇 -专利权人：中国科学院微电子研究所
申请日： 2005-09-15 - 公布日： 2007-03-21 - 主分类号： G06F17/14 文献下载
摘要：一种异步蝶型运算单元电路，包括异步复数乘法器、异步复数加法器、异步复数减法器和完成信号产生单元，其中包括：输入1接到异步复数加法器和异步复数减法器上，请求信号、输入2和旋转因子接到异步复数乘法器上；一异步复数乘法器，在请求信号的控制下，完成输入2和旋转因子的复数乘法运算；一异步复数加法器，接收来自异步复数乘法器的结果，将它与输入1进行复数加法运算，得到输出1；一异步复数减法器，接收来自异步复数乘法器的结果，将它与输入1进行复数减法运算，得到输出2；一完成信号产生单元，接收来自异步复数加法器和异步复数减法器的完成信号，产生整个异步蝶型运算单元的完成信号。
异步运算单元电路

[发明专利]实现复数乘法的方法及装置-CN201810168328.2在审
发明人：张永伟 -专利权人：成都鼎桥通信技术有限公司
申请日： 2018-02-28 - 公布日： 2019-09-06 - 主分类号： G06F7/523 文献下载
摘要：本申请提供一种实现复数乘法的方法及装置。该方法包括：接收第一复数信号a+b*j和第二复数信号c+d*j，第一复数信号和第二复数信号均为通信数字信号；根据第一复数信号的实部a和虚部b以及第二复数信号的实部c和虚部d，通过第一乘法器计算获取第一变换值K1，通过第二乘法器计算获取第二变换值K2，通过第三乘法器计算获取第三变换值K3；根据K1、K2和K3获取第一复数信号与第二复数信号乘积的实部R，以及第一复数信号与第二复数信号乘积的虚部I。在整个复数乘法计算过程中，只需要在计算K1、K2和K3时使用3个乘法器，从而可在实现复数乘法时减少所需乘法器的数量。
复数信号乘法器复数乘法实部虚部通信数字信号计算过程申请

[发明专利]一种运算方法及装置-CN202010207582.6在审
发明人：陶常勇;刘勤让;沈剑良;陈艇;高彦钊;宋克;朱珂;汪欣;刘冬培;王元磊;刘长江;林德伟;李沛杰;张新顺;李卓远 -专利权人：天津芯海创科技有限公司;天津市滨海新区信息技术创新中心
申请日： 2020-03-23 - 公布日： 2020-07-24 - 主分类号： G06N3/063 文献下载
摘要：本申请提供了一种运算方法及装置，运算装置包括复数乘法器、选择器、以及复数加法器。由于，每一复数乘法器由实数加法器、选择器、以及实数乘法器组成，每一复数加法器由实数加法器、选择器、以及实数乘法器组成。所以，在复数运算模式下，输入的运算数据为复数，复数乘法器通过实数乘法器和实数加法器完成对实部和虚部的乘加运算。复数加法器通过实数乘法器和实数加法器完成对实部和虚部的加法运算。在实数运算模式下，输入的运算数据为实数，可以直接使用实数乘法器和实数加法器完成实数的乘法和/或加法运算。运算装置中设置有多个选择器，通过控制选择器选择数据流实现不同的计算功能。
一种运算方法装置

[发明专利]数字信号处理器及处理方法-CN201310007956.X有效
发明人：斯里尼瓦桑·艾伊尔;卡斯汀·阿嘉得·派得森 -专利权人：联发科技（新加坡）私人有限公司
申请日： 2013-01-09 - 公布日： 2013-07-24 - 主分类号： G06F7/523 文献下载
摘要：本发明的处理方法包含：识别第一与第二输入序列的数字；基于第一与第二输入序列的数字是复数还是实数，来将第一和第二输入序列的数字指向多个乘法器，其中每一乘法器进行两个实数的相乘来产生一个输出；当第一输入序列的数字是复数并且第二输入序列的数字是实数时，将第一输入序列的第一复数、第二复数和第二输入序列的实数指向多个乘法器，以及平行地执行第一乘法与第二乘法，第一乘法将第一输入序列的第一复数与第二输入序列的实数相乘，并且第二乘法将第一输入序列的第二复数与第二输入序列的实数相乘本发明能够充分地利用乘法器，并减少加载时间。
数字信号处理器处理方法

[发明专利]一种浮点复数乘法器-CN200610166578.X无效
发明人：陈泽宗;何亮;柯亨玉 -专利权人：武汉大学
申请日： 2006-12-31 - 公布日： 2007-07-11 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及一种浮点复数乘法器，它包括数据接口、一个浮点加法单元、一个浮点减法单元、四个浮点乘法单元。本发明浮点复数乘法器可集成于高频地波雷达全数字雷达接收机中，实现对雷达回波信号进行实时数字脉冲压缩中的浮点复数乘法功能，可提高雷达接收机数据处理速度、数据处理精度。该浮点复数乘法器的可靠性高、通用性好、体积功耗小、成本较低。
一种浮点复数乘法器

[发明专利]两用双复数乘法器及复数除法器-CN03812171.9无效
发明人：彼得·E·贝克 -专利权人：美商内数位科技公司
申请日： 2003-05-27 - 公布日： 2005-08-17 - 主分类号： G06F7/52 文献下载
摘要：一种能够执行复数除法及双复数乘法的电路。该电路具有数个多任务器，每一数个多任务器被用于复数除法及双复数乘法二者。此电路也具有数个能够加及减的组件，每一加及减的组件于复数除法及双复数乘法期间被使用并且于执行复数除法及双复数乘法之间做为一加法器与一减法器运算之间切换。
两用复数乘法器法器

[发明专利]用于向量紧缩双复数乘复数乘法和双复数乘复数共轭乘法的装置和方法-CN202210602287.X在审
发明人： V·R·马杜里;R·凡伦天;M·J·查尼 -专利权人：英特尔公司
申请日： 2022-05-30 - 公布日： 2022-12-27 - 主分类号： G06F7/523 文献下载
摘要：用于将复数和复共轭的紧缩实部和虚部相乘的装置和方法。执行电路包括：乘法器电路，用于将第一源寄存器和第二源寄存器中的所选择的实数据元素和虚数据元素相乘以生成多个实乘积和虚乘积；加法器电路，用于：将各实乘积和虚乘积相加/相减；根据指令的立即数对结果缩放；对经缩放的结果舍入
用于向量紧缩复数乘法共轭装置方法

[发明专利]一种复数乘法器及其实现方法-CN201310231096.8有效
发明人：易清明;林智吉;石敏 -专利权人：暨南大学
申请日： 2013-06-09 - 公布日： 2013-10-09 - 主分类号： G06F7/523 文献下载
摘要：本发明公开了一种复数乘法器及其实现方法，该复数乘法器有5个输入接口分别输入两个复数的实部（a、c）和虚部(b、d)以及一个控制信号s，其包括1个实数乘法器、5个加/减法器和3个多路选择器，控制信号控制3个多路选择器工作，两个多路选择器的输出作为实数乘法器的输入，由实数乘法器计算得到三个中间部分积c*(a+b)、a*(d-c)和b*(d+c)，然后第三个多路选择器根据控制信号s的不同，对外输出a*(d-c)或b*(d+c)，然后通过与锁存器中的数据c*(a+b)相减、相加分别得到复数乘法的实部和虚部。本发明提高了实数乘法器单元的利用效率，消耗硬件资源少，较大地减少了传统复数乘法器使用的乘法器个数，大大减小了面积。
一种复数乘法器及其实现方法

[发明专利]正交频分复用通信装置及正交频分复用通信方法-CN99123650.5无效
发明人：须藤浩章 -专利权人：松下电器产业株式会社
申请日： 1999-11-02 - 公布日： 2004-05-05 - 主分类号： H04J11/00 文献下载
摘要：复数乘法器411使用接收到的数字基带信号、和由延迟器409、410延迟过的信号进行复数乘法。第2累积器412在复数乘法器411的乘法结果中，将接收到的数字基带信号中的相位基准符号、和延迟过的信号中的同步符号的后半部分的乘法结果进行累积所得的值输出到频偏检测部413。
正交频分复用通信装置方法

[发明专利]向量复数乘法运算的指令执行方法及相应的装置-CN201010100185.5有效
发明人：郇丹丹;刘宏伟;张晓春 -专利权人：北京龙芯中科技术服务中心有限公司
申请日： 2010-01-22 - 公布日： 2010-09-08 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及处理器中向量复数乘法运算(a+bj)*(c+dj)的指令执行方法及相应的装置，其特征在于，设计两条指令配对完成所述向量复数乘法运算(a+bj)*(c+dj)，其中：第一条指令做向量乘法，其操作数包括所述(a+bj)和所述(c+dj)，用于计算出所述向量复数乘法运算(a+bj)*(c+dj)的部分结果；第二条指令做向量乘加，其操作数包括所述(a+bj)、所述(c+dj)以及所述第一条指令的执行结果，用于计算出所述向量复数乘法运算(a+bj)*(c+dj)的剩余部分结果，并将所述剩余部分结果与所述部分结果相加，以获得所述向量复数乘法运算(a+bj)*(c+dj)的最终结果。通过设计由两条指令配对来完成操作，本发明使得向量复数乘法运算的流水长度为乘加运算的流水级。另外，通过使两条指令复用向量乘加功能部件，本发明能够大大节省芯片的面积和成本。
向量复数乘法运算指令执行方法相应装置

[发明专利]解调设备、方法以及程序-CN200780000153.4无效
发明人：山县拓;百代俊久;川端重成 -专利权人：索尼株式会社
申请日： 2007-02-06 - 公布日： 2008-11-19 - 主分类号： H04J11/00 文献下载
摘要：其用于生成从正交解调电路(15)提供的OFDM时域信号的复共轭信号，即，包括I信道信号和Q信道信号的复信号；延迟单元(32)，其用于将从所述复共轭信号生成器(31)提供的所述复共轭信号延迟预定时间段1H或者2H的整数倍；复数乘法器(33)，其用于基于由所述正交解调电路(15)生成的所述复数信号和由所述延迟单元(32)延迟了预定时间段的整数倍的所述复共轭信号来进行复数乘法；以及确定单元(34)，其用于通过将从由所述复数乘法器(33)进行的所述复数乘法中得出的复数乘法值与任意阈值进行比较来确定在所述调制信号中是否包括干扰波。
解调设备方法以及程序

[发明专利]用于控制复数乘法累加电路的设备和方法-CN202010124230.4在审
发明人： Z.齐夫科维奇 -专利权人：英特尔公司
申请日： 2020-02-27 - 公布日： 2020-10-09 - 主分类号： G06F9/30 文献下载
摘要：用于对复数执行乘法累加（MAC）运算以生成实数结果的设备和方法。例如，处理器的一个实施例包括：解码器，用于解码包括乘法累加指令的指令；第一和第二源寄存器，用于分别存储第一多个复数值和第二多个复数值，每个复数值包括实数值和虚数值；耦合到第一和第二源寄存器的乘法累加（MAC）执行电路，其包括乘法器电路、加法器电路和累加器电路；模式选择电路，用于在MAC执行电路的至少两个执行模式之间选择，所述执行模式包括：第一模式，其中MAC执行电路将使用来自第一多个复数值和第二多个复数值的实数值和虚数值来执行复数乘法累加运算；和第二模式，其中MAC执行电路将用标量复数的集合中指定的一个或多个实数值或虚数值或者用零来替换来自第一和第二多个复数值的实数值或虚数值中的一个或多个。
用于控制复数乘法累加电路设备方法

[发明专利]使用一个乘法器实现复数乘法的方法和装置-CN201280000316.X有效
发明人：王祥;付饶 -专利权人：华为技术有限公司
申请日： 2012-03-30 - 公布日： 2012-10-17 - 主分类号： G06F7/52 文献下载
摘要：本发明提供一种使用一个乘法器实现复数乘法的方法和装置，其中方法包括：接收第一复数信号a+ci和第二复数信号b+di，所述第一复数信号和第二复数信号都是通信数字信号；根据第一复数信号的第一实部a和第一虚部c进行移位处理获取第一变换值s，以及根据第二复数信号的第二实部b和第二虚部d进行移位处理获取第二变换值t；根据第一变换值s和第二变换值t，利用乘法器进行计算获取第一参考值w1＝st；根据第一参考值w1获取第一复数和第二复数的乘积的实部，以及第一复数和第二复数的乘积的虚部。本发明的技术方案能够解决现有技术中存在的乘法器利用效率低的缺陷。
使用一个乘法器实现复数乘法方法装置

[发明专利]一种支持复数乘法的FFT蝶形运算硬件实现电路-CN201610503293.4有效
发明人：雷元武;高泽龙;彭元喜;刘宗林;鲁建壮;陈海燕;孙书为;陈小文;吴虎成;罗恒;许邦建 -专利权人：中国人民解放军国防科学技术大学
申请日： 2016-06-30 - 公布日： 2019-06-14 - 主分类号： G06F17/14 文献下载
摘要：本发明公开了一种支持复数乘法的FFT蝶形运算硬件实现电路，其包括：实部计算模块，用来完成复数乘法中实部的计算和蝶形运算中X和Y的实部的计算；虚部计算模块，用来完成复数乘法中虚部的计算和蝶形运算中X和Y的虚部的计算
一种支持复数乘法 fft 蝶形运算硬件实现电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 73826 条