“单精度浮点数”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1050203个，建议您升级VIP下载更多相关专利

[发明专利]一种浮点数处理装置和处理方法-CN201610038994.5有效
发明人：李震;刘少礼;陈天石;陈云霁 -专利权人：中科寒武纪科技股份有限公司
申请日： 2016-01-20 - 公布日： 2020-10-20 - 主分类号： G06F7/57 文献下载
摘要：本披露提供了一种浮点数处理装置和处理方法，其中，处理方法包括转换单元和运算单元，转换单元接收标准格式浮点数，并将标准格式浮点数的位宽进行压缩，生成低位宽浮点数，运算单元对低位宽浮点数进行运算，得到运算结果本披露能根据不同的标准格式浮点数，得到不同指数位宽的低位宽浮点数，该低位宽浮点数能够满足神经网络算法、图像处理等算法的数据精度要求的同时，避免了浮点数运算功率的浪费。
一种浮点处理装置方法

[发明专利]二进制浮点数乘法运算方法、电路及计算装置-CN202111011713.4在审
发明人：王吉健;刘少清;周亚莉;徐红如 -专利权人：南京英锐创电子科技有限公司
申请日： 2021-08-31 - 公布日： 2021-11-26 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及一种二进制浮点数乘法运算方法、电路及计算装置。二进制浮点数的乘法运算方法包括：对第一浮点数和第二浮点数执行乘法运算，得到按照第二数据格式表示的中间结果浮点数；向左移位中间结果浮点数的整数，在第二数据格式中整数的最高位数和次高位数不同，或第二数据格式中整数的最高位数和次高位数相同且中间结果浮点数的整数的移位个数等于阈值的情况下，按照第一数据格式中的整数位数，从第二数据格式中的整数中选取对应位数的数值作为目标浮点数的整数，并调整中间结果浮点数的指数作为目标浮点数的指数；输出目标浮点数为运算结果。上述二进制浮点数乘法运算方法可以有效提升浮点数乘法运算中浮点数的有效位数和浮点数的表示精度。
二进制浮点乘法运算方法电路计算装置

[发明专利]计算装置以及用于浮点数计算的方法-CN202110214311.8有效
发明人：不公告发明人 -专利权人：上海壁仞智能科技有限公司
申请日： 2021-02-25 - 公布日： 2022-09-13 - 主分类号： G06F7/523 文献下载
摘要：本公开的实施例涉及计算装置和用于浮点数计算的方法，涉及计算机领域。计算装置包括：第一输入端口，被配置为接收第一向量和第二向量，第一向量中的每个第一浮点数和第二向量中的每个第二浮点数均具有第一浮点精度；转换模块，与第一输入端口相耦接，被配置为将第一浮点数和第二浮点数分别转换为均具有第二浮点精度的第一四元组和第二四元组，以生成第三向量和第四向量，第一四元组和第二四元组的点积等于第一浮点数和第二浮点数的乘积，第二浮点精度小于第一浮点精度；以及点积运算模块，与转换模块相耦接，被配置为对第三向量和第四向量进行点积运算，以生成点积运算结果由此，能够以相对低的硬件成本实现高精度浮点数计算。
计算装置以及用于浮点方法

[实用新型]单精度浮点数运算处理装置-CN201620526720.6有效
发明人：史伟仁;戴荣;吕春;阴陶;林峰 -专利权人：成都傅立叶电子科技有限公司
申请日： 2016-06-02 - 公布日： 2016-11-23 - 主分类号： G06F7/57 文献下载
摘要：本实用新型提供了一种单精度浮点数运算处理装置，装置包括第一子系统、第二子系统以及第三子系统，第一子系统包括第一获取单元、第一加法单元以及第一乘法单元，第二子系统包括第二获取单元、第二加法单元以及第二乘法单元
精度浮点运算处理装置

[发明专利]基于浮点数的信息隐藏方法、装置、设备以及存储介质-CN202211652788.5在审
发明人：郝伟;沈传宝;刘加瑞 -专利权人：安徽华云安科技有限公司
申请日： 2022-12-22 - 公布日： 2023-01-20 - 主分类号： G06F21/62 文献下载
摘要：本公开的实施例提供了基于浮点数的信息隐藏方法、装置、设备以及存储介质。所述方法包括获取第一目标文件的每个浮点数的字节位置和对应的预设精度；将待隐藏信息转换为字节流；当所述字节流的字节个数小于或等于预设字节个数阈值时，根据各浮点数的字节位置和对应的预设精度，按照各浮点数的预设序列将所述字节流依次写入所述第一目标文件的浮点数中字节位置；其中，所述预设字节个数阈值为各浮点数的字节位置对应的预设精度之和。以此方式，可以通过将隐藏信息编码成浮点数进行隐藏，提高信息隐藏的隐藏能力。
基于浮点信息隐藏方法装置设备以及存储介质

[发明专利]一种浮点数处理方法、装置及电子设备-CN201911333946.9在审
发明人：刘海波 -专利权人：苏州思必驰信息科技有限公司
申请日： 2019-12-23 - 公布日： 2020-05-05 - 主分类号： G06F40/126 文献下载
摘要：本发明公开了一种浮点数处理方法、装置及电子设备。该方法的一实施例包括：获取浮点数对应的小数位数；对所述浮点数以及所述小数位数进行编码处理，得到整型数据；对所述整型数据进行解码处理，得到所述浮点数。本发明实施例利用浮点数处理方法通过对获取的浮点数对应的小数位数和浮点数进行编码处理，得到整型数据，并利用现有传输协议对数据进行压缩传输，而后对所述整型数据进行解码处理，得到浮点数；从而达到节省传输资源，提高传输效率，实现数据的高效传输，并且可以保证数据传输后浮点数的精度不丢失，极大的提升了浮点数的传输效率。
一种浮点处理方法装置电子设备

[发明专利]一种基于GPU的浮点数转换方法及装置-CN201710197617.0有效
发明人：谭健文 -专利权人：广州酷狗计算机科技有限公司
申请日： 2017-03-29 - 公布日： 2019-11-15 - 主分类号： G06F7/60 文献下载
摘要：本发明公开了一种基于GPU的浮点数转换方法及装置，属于计算机技术领域。所述方法包括：将第一浮点数转换为预设区间内的浮点数，得到第二浮点数，所述第一浮点数为待转换的32位浮点数，所述预设区间为符号位和指数位均相同的浮点数组成的连续区间；将所述第二浮点数转换为目标无符号整数，所述目标无符号整数中与所述第一浮点数的符号位与指数位相对应位置上的值均为0；基于所述目标无符号整数，确定16位浮点数，以完成对所述第一浮点数的转换。本发明通过将待转换的32位浮点数转换到符号位和指数位均相同的预设区间内，并将相同的符号位和指数位去除，仅根据剩余的23位尾数来确定16位浮点数，减少了尾数损失，提高了精度。
一种基于 gpu 浮点转换方法装置

[发明专利]一种存储与计算格式解耦的SpMV混合精度优化方法-CN202211142806.5在审
发明人：计卫星;刘洁;高建花;王一拙 -专利权人：北京理工大学
申请日： 2022-09-20 - 公布日： 2023-01-10 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种存储与计算格式解耦的SpMV混合精度优化方法，包括：给定浮点数集合，将所述浮点数集合划分为指数部分、符号位和尾数部分，其中所述浮点数集合中所有浮点数的指数相同；存储所述浮点数集合的共同指数，并连续储存所述浮点数集合中所有浮点数的符号位和尾数，用于满足不同算法的不同精度要求；基于所述划分存储的稀疏矩阵，执行SpMV计算，将所述稀疏矩阵读入内存，并将指数和尾数部分拼接形成标准的浮点格式，最后按照标准的浮点格式进行计算本发明提出了一种新的浮点格式存储稀疏矩阵，将存储与计算格式解耦，解决SpMV内存约束这一限制问题。
一种存储计算格式 spmv 混合精度优化方法

[发明专利]具有动态精度的浮点分解电路-CN202011411425.3在审
发明人： R·戴斯科;J·芬德;S·奥康奈尔 -专利权人：英特尔公司
申请日： 2020-12-04 - 公布日： 2021-09-14 - 主分类号： G06F7/483 文献下载
摘要：提供了用于将块浮点数分解为较低精度的浮点数的电路。该电路可以包括：高精度存储电路，其被配置为提供高精度的浮点数；输入选择器，其被配置为从高精度存储电路中接收高精度的浮点数并生成具有调整后的指数的对应的较低精度的浮点分量；以及低精度的块浮点矢量电路，其被配置为组合由输入选择器生成的各种较低精度的浮点分量较低精度的浮点分量可以在空间上进行处理或者随着时间经过多次迭代进行处理。
具有动态精度浮点分解电路

[发明专利]资源复用的浮点SIMD指令的执行装置-CN200910155140.5无效
发明人：傅可威;高金加;孟建熠;严晓浪 -专利权人：浙江大学
申请日： 2009-12-03 - 公布日： 2011-06-08 - 主分类号： G06F7/57 文献下载
摘要：一种资源复用的浮点SIMD指令的执行装置，包括尾数取补码电路、指数相减电路、尾数对阶移位电路、尾数相加电路、尾数和舍入操作电路和结果封装电路；还包括SIMD逻辑运算指令；在各个具体执行电路中，SIMD逻辑运算指令的低路操作数和高路操作数均复用双精度浮点数的运算的硬件资源本发明提供一种能够加快单精度浮点运算的执行速度的资源复用的浮点SIMD指令的执行装置。
资源浮点 simd 指令执行装置

[发明专利]基于FPGA的浮点数处理方法、装置、电子设备及存储介质-CN202111024933.0在审
发明人：郭国峰;祝磊;张盈杰 -专利权人：深圳华云信息系统有限公司
申请日： 2021-08-31 - 公布日： 2021-12-10 - 主分类号： G06Q40/04 文献下载
摘要：本发明实施例涉及基于FPGA的浮点数处理方法、装置、电子设备及存储介质，包括：获取待处理浮点数；对所述待处理浮点数进行定标处理，以确定所述待处理浮点数对应的定点数；利用现场可编程门阵列FPGA的预设IP核对所述定点数进行四则运算，得到四则运算结果；对所述四则运算结果进行标准化转换，得到标准化浮点数，所述标准化浮点数为双精度浮点数。综上，本发明实施例在定标之后，再通过现场可编程门阵列FPGA的预设IP核进行四则运算，缩短了浮点数的处理周期，提升了计算速率，降低了数据处理延时，更适合金融领域的订单处理延时和行情发布延时需求，还保证了计算精度
基于 fpga 浮点处理方法装置电子设备存储介质

[发明专利]一种低功耗高吞吐的浮点数乘累加单元的实现方法-CN201310066901.6有效
发明人：沈海斌;沈俊 -专利权人：浙江大学
申请日： 2013-03-01 - 公布日： 2013-06-26 - 主分类号： G06F7/52 文献下载
摘要：本发明公开了一种低功耗高吞吐的浮点数乘累加单元的实现方法。它的步骤如下：1）计算矢量点乘运算时，在N个周期内每周期输入一对操作数A与操作数B，前三级流水线执行操作数A与操作数B的浮点乘法操作；2）在第四级流水线将乘积进行权重转换，使尾数位宽增加，指数位宽减少；上述运算可以在N+6个周期内完成，兼容单精度与双精度浮点数，并有效降低浮点数运算的功耗。
一种功耗吞吐浮点累加单元实现方法

[实用新型]基于FPGA的双精度混沌信号发生器-CN201220013986.2有效
发明人：向菲;陈曦;何谷慧;宋潇;栗素娟 -专利权人：河南科技大学
申请日： 2012-01-13 - 公布日： 2012-08-22 - 主分类号： H04L9/00 文献下载
摘要：基于FPGA的双精度混沌信号发生器，包括时序控制单元、数据选择单元、数据存储单元和两个浮点数运算单元，两个浮点数运算单元构成两条并行的运算支路，数据选择单元分别与两个浮点数运算单元的输入端连接，两个浮点数运算单元的输出端连接至数据存储单元，数据存储单元的输出端连接至数据选择单元的输入端；每个浮点数运算单元中都设有一个数据分配单元、一个浮点数加法器、一个浮点数乘法器和一个具有数据分配的功能的存储单元，数据分配单元分别与浮点数加法器和浮点数乘法器连接，浮点数加法器和浮点数乘法器的输出端连接至存储单元。
基于 fpga 精度混沌信号发生器

[发明专利]浮点数数据的存储、读取方法和计算机可读存储介质-CN201911022177.0有效
发明人：胡安保;吴文斐;朱建明 -专利权人：上海钒钛智能科技有限公司
申请日： 2019-10-25 - 公布日： 2023-04-11 - 主分类号： G06F3/06 文献下载
摘要：公开了一种浮点数数据的存储、读取方法和计算机可读存储介质，根据预定的浮点数存储精度以及浮点数存储精度表征值对应关系获得浮点数数据的第一整数、精度表征整数，并将第一整数的绝对值、第一整数的符号位以及精度表征整数分别进行保存以确定具有固定长度的第一数据，然后通过连续位标识技术对第一数据进行变长编码以获得具有不固定长度的第二数据进行存储，从而实现了浮点数数据的压缩存储，降低了浮点数数据存储占用的空间和数据传输时间。
浮点数据存储读取方法计算机可读介质

[发明专利]报告NxM离散余弦变换的方法-CN03810825.9无效
发明人： S·泽尔托夫;S·布拉塔诺夫;R·贝勒诺夫;A·克恩亚泽夫 -专利权人：英特尔公司
申请日： 2003-03-11 - 公布日： 2005-08-10 - 主分类号： G06F17/14 文献下载
摘要：所述方法可以用来实现在一个N×M系数块上操作的二维(2D)逆向或正向DCT，并具有比IEEE 1180－1990标准(对于所述逆向运算)所规定的更高的精度。所公开的方法包括以下阶段：基于整数运算，在一个输入系数块的每一行上执行一个定点一维(1D)DCT，执行整数到单精度浮点数的结果转换，以及对从前面阶段所得的所述系数块的每一列执行单精度浮点1D DCT。
报告 nxm 离散余弦变换方法