“半导体集成电路装置”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果14877209个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路装置-CN200910252347.4有效
发明人：原田博文 -专利权人：精工电子有限公司
申请日： 2009-11-26 - 公布日： 2010-06-16 - 主分类号： H01L27/092 文献下载
摘要：本发明半导体集成电路装置。所提供的是一种半导体集成电路装置，它能够实现要求具有相邻晶体管之间的高精度相对比率的模拟电路，其尺寸和成本被降低。单个MOS晶体管设置在每个阱区中。组合多个MOS晶体管以便充当模拟电路块。由于可使阱区与沟道区之间的距离彼此相等，所以可获得高精度半导体集成电路装置。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN200880008413.7有效
发明人：河原章二 -专利权人：日本电气株式会社
申请日： 2008-02-27 - 公布日： 2010-01-27 - 主分类号： G09G5/00 文献下载
摘要：提供了一种半导体集成电路装置，能够以低功耗高效地从存储器读取显示装置的显示数据并将该显示数据发送至显示装置控制器，同时实现更小的尺寸。该半导体集成电路装置连接至存储器，所述存储器中存储显示装置的显示数据，该半导体集成电路装置从存储器读取显示数据以进行发送。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN201110252165.4无效
发明人：大村昌伸 -专利权人：佳能株式会社
申请日： 2011-08-30 - 公布日： 2012-03-21 - 主分类号： G06F21/02 文献下载
摘要：提供一种半导体集成电路装置，该半导体集成电路装置包括：半导体基板，该半导体基板具有其上形成电路块的第一表面和与第一表面相反的第二表面；安装板，所述半导体基板被安装在所述安装板上；导电图案，被形成在安装板的、与所述电路块的要被保护的部分重叠的区域上；和检测电路，被配置为检测所述导电图案已被改变。所述半导体基板被安装在所述安装板上以使得所述半导体基板的所述第二表面面向所述安装板。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN98105168.5无效
发明人：二口通男 -专利权人：三菱电机株式会社
申请日： 1998-03-30 - 公布日： 2004-08-04 - 主分类号： H01L23/12 文献下载
摘要：得到在BGA封装型的半导体集成电路装置中将热循环时所产生的热应力抑制得很小、而且弯曲刚度大的半导体集成电路装置。而且形成以半导体芯片1以及密封树脂层5作为芯材、以载体基体材料3以及增强基体材料4作为表皮材料的夹心结构。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN03108191.6无效
发明人：椎名正弘 -专利权人：三洋电机株式会社
申请日： 2003-03-31 - 公布日： 2003-10-15 - 主分类号： H01L27/06 文献下载
摘要：一种半导体集成电路装置，防止半导体集成电路装置的无用配线交叉，实现LSI配线的低阻抗。半导体集成电路装置为积层结构，其具有基本电路部件和与该基本电路部件电导通的底座以及与该底座电导通的保护电路，形成底座和保护电路邻接的一单元，将多个一单元配置在基本电路部件的周边。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN200780100951.4无效
发明人：淋靖英 -专利权人：富士通株式会社
申请日： 2007-10-09 - 公布日： 2010-08-25 - 主分类号： H01L21/822 文献下载
摘要：本发明是一种半导体集成电路装置，包含多个各个由逻辑电路的集合构成的单位，各个由上述逻辑电路的集合构成的单位，具有彼此共同的安装设计的图案，另外，具有用于从外部对该半导体集成电路装置供给电源的电源端子间的间隔的偶数倍的尺寸
半导体集成电路装置

[发明专利]半导体集成电路装置-CN201110196293.1无效
发明人：井上文裕 -专利权人：三美电机株式会社
申请日： 2011-07-12 - 公布日： 2012-03-14 - 主分类号： H01L27/02 文献下载
摘要：本发明的目的在于提供一种半导体集成电路装置，其充分抑制从数字电路向模拟电路的噪声混入。该半导体集成电路装置，分离为形成数字电路的数字电路区域和形成模拟电路的模拟电路区域，将模拟电路区域分离为形成模拟电路的有源元件的有源元件区域和形成模拟电路的无源元件的无源元件区域，将无源元件区域配置在与数字电路区域相邻的区域中，将有源元件区域配置在远离数字电路区域的区域中，在该半导体集成电路装置中，在无源元件区域的半导体衬底中形成与半导体衬底的导电型不同的第一导电型的第一阱，在第一阱内形成与第一阱的第一导电型不同的第二导电型的第二阱
半导体集成电路装置

[发明专利]半导体集成电路装置-CN03136346.6无效
发明人：椎名正弘 -专利权人：三洋电机株式会社
申请日： 2003-05-29 - 公布日： 2003-12-24 - 主分类号： H01L23/52 文献下载
摘要：一种半导体集成电路装置，防止半导体集成电路装置的无用配线的交叉，且实现LSI配线的低阻抗。该半导体集成电路装置具有和内部含有多个电阻元件或晶体管及电容元件等的电路部件2电导通的焊盘3以及和焊盘3电导通的保护电路5，焊盘3和保护电路5邻接形成单元6，电路部件2的周边配置多个单元6。并且，单元6的外侧环绕供给电源电压Vcc的最上层金属7，且利用电路部件2和单元6之间的空间等，在整个该空间宽幅地形成供给接地电压GND的最下层金属8，从而实现LSI1整体的低阻抗。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN200310102935.2无效
发明人：内贵崇 -专利权人：罗姆股份有限公司
申请日： 2003-10-31 - 公布日： 2004-05-26 - 主分类号： H01L23/48 文献下载
摘要：一种半导体集成电路装置，在需要高密度地进行安装的半导体集成电路装置上，采用在半导体芯片端子部形成凸点等、并直接安装于基板等上的方法。这时，为了防止半导体芯片由于安装时的安装压力等造成半导体芯片的损伤，而在其角部设置假的不连接的凸点。且假凸点在芯片上的投影面积要大于通常的具有电连接功能的凸点在芯片上的投影面积。而即使设置这些假凸点，半导体芯片的尺寸也尽量不会增大。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN200910004626.9有效
发明人：近藤英明;深泽浩公 -专利权人：松下电器产业株式会社
申请日： 2009-03-02 - 公布日： 2009-09-16 - 主分类号： H01L23/522 文献下载
摘要：本发明提供一种半导体集成电路装置。能在配置了虚设过孔体的半导体集成电路装置中，抑制在虚设过孔体上连接了虚设布线的存在引起的设计简单性的下降或制造成本增大的问题。半导体集成电路装置具有基板(1)和形成在基板(1)上的3层以上的布线层(2a～2c)。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN200610164224.1无效
发明人：真壁良和;山本睦 -专利权人：松下电器产业株式会社
申请日： 2006-12-05 - 公布日： 2007-07-04 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了半导体集成电路装置。目的在于：能够防止浪涌电压对内部电路的破坏，同时，在不受浪涌保护电路中耐压偏差的影响的情况下，保护提高半导体集成电路装置的特性的电容元件不被浪涌电压破坏。半导体集成电路装置，具有内部电路(1)、浪涌保护电路(6A)、电容元件(7)、金属氧化物半导体(MOS)晶体管(9)和控制电路(10)，该内部电路(1)连接在第一外部端子(2)、高电位电源端子(3)及低电位电源端子(4)的每一个上，该浪涌保护电路(6A)连接在第一外部端子(2)与低电位电源端子(4)之间，保护内部电路(1)不受施加在第一外部端子(2)上的浪涌电压的影响，该电容元件(7)的一端子与第一外部端子(2)连接，该金属氧化物半导体(MOS)晶体管(9)连接在该电容元件(7)的另一端子与低电位电源端子(4)之间，该控制电路(10)在浪涌电压施加在第一外部端子(2)上时，使内部电路(1)为停止状态，且不使金属氧化物半导体
半导体集成电路装置

[发明专利]半导体集成电路装置-CN200410036901.2无效
发明人：荒井胜也;甲上岁浩;宇佐美志郎;薮洋彰 -专利权人：松下电器产业株式会社
申请日： 2004-04-21 - 公布日： 2005-02-09 - 主分类号： H01L27/04 文献下载
摘要：本发明公开了一种半导体集成电路装置。其目的在于：提供一种具备能够抵抗来自外部的浪涌电流、且小型化的静电放电保护电路的半导体集成电路。本发明的半导体集成电路包括：外部连接用端子1、静电放电保护电路2、输出电路3、输出前置缓冲电路4、输入缓冲电路5、内部电路41、电源间静电放电保护电路6、及栅极电压控制电路7。栅极电压控制电路包括：电容25及电阻体26。若在外部连接用端子1上印加有正的浪涌电流，则N型MIS晶体管24的栅极电位也上升。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN201110416437.X有效
发明人：岩松俊明 -专利权人：瑞萨电子株式会社
申请日： 2011-12-14 - 公布日： 2012-07-11 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种半导体集成电路装置。在混载有I/O用体部和核心逻辑用SOI部的体与SOI混合型CMIS元件中，为了实现阈值电压控制的最佳化，必须使用多个栅极堆栈，因而存在工艺及结构变复杂的问题。本发明是在具有High-k栅极绝缘膜及金属栅极电极的SOI型半导体CMISFET集成电路装置中，通过向任一背栅极半导体区域导入杂质，从而调整对应部分的MISFET的阈值电压。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN201880086042.8在审
发明人：岩堀淳司 -专利权人：株式会社索思未来
申请日： 2018-01-19 - 公布日： 2020-08-25 - 主分类号： H01L21/82 文献下载
摘要：本发明提供一种半导体集成电路装置。包括VNW(Vertical Nanowire：纵向纳米线)FET的半导体集成电路装置包括接头单元。
半导体集成电路装置

[发明专利]半导体集成电路装置-CN200610108114.3有效
发明人：伊藤稔 -专利权人：松下电器产业株式会社
申请日： 2006-07-27 - 公布日： 2007-01-31 - 主分类号： H01L27/088 文献下载
摘要：半导体集成电路装置能提升漏电流检测电路的检测灵敏度和提高响应。半导体集成电路装置具有衬底电压控制块，将衬底电压提供给内部电路以及控制内部电路的NchMOS晶体管阈值电压，以及漏电流检测电路，由将高电位端电源电压提供给漏极、具有连接到恒流源的源极以及将任何稳定电位施加到栅极
半导体集成电路装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条