“半导体集成电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2195769个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路-CN200910013506.5无效
发明人：周嘉杰 -专利权人：周嘉杰
申请日： 2009-08-28 - 公布日： 2011-03-30 - 主分类号： H04B5/02 文献下载
摘要：半导体集成电路属于集成电路领域，尤其涉及一种半导体集成电路结构的改进，用于通信控制的半导体集成电路和使用该半导体集成电路的无线通信系统。本发明就是提供一种可使振荡频率不偏离所需要的值的半导体集成电路。其特征在于，本发明包括基带处理电路、调试接口电路、D/A转换电路、非易失存储器、掩模ROM、中央处理器CPU及频率倍增器，所述的频率倍增器经外部端子P1与基带处理电路相连，基带处理电路、调试接口电路、D/A转换电路、非易失存储器、掩模ROM由中央处理器CPU控制，在接口端子P2与基带处理电路之间设置有选择器SEL，通过非易失存储器中的模式设置数据选择器SEL进行接口转换。
半导体集成电路

[发明专利]半导体集成电路-CN201280016549.9有效
发明人：井上武;高岛伸次 -专利权人：索尼电脑娱乐公司
申请日： 2012-04-10 - 公布日： 2013-12-18 - 主分类号： G06F1/32 文献下载
摘要：本发明提供了电子装置，其中可以将内置的半导体集成电路的工作电压抑制得低。电子装置（1）包括电源电路（13）、以从电源电路（13）提供的电源电压工作的半导体集成电路（10）和测量半导体集成电路（10）的温度的温度传感器（11）。电源电路（13）对应于所测量的温度的上升降低电源电压。
半导体集成电路

[发明专利]半导体集成电路-CN201310611367.2有效
发明人：大原智光;吉国雅人 -专利权人：三美电机株式会社
申请日： 2013-11-26 - 公布日： 2014-06-04 - 主分类号： G05F3/26 文献下载
摘要：本发明提供一种半导体集成电路，即使在本身的电源断开的状态下，也能够防止其他半导体集成电路间的收发不能正常进行。上述半导体集成电路具有输出MOS晶体管，上述输出MOS晶体管具有与电源端子连接的电源侧电极、和与输出端子连接的输出侧电极，通过使上述输出MOS晶体管导通/截止能够与连接在上述输出端子的其他半导体集成电路进行通信，上述半导体集成电路的特征在于，具有控制上述输出MOS晶体管的背栅的电位的背栅控制电路，以便切断与上述电源端子连接的电源断开时的、上述电源端子和上述输出端子之间的电流路径。
半导体集成电路

[发明专利]半导体集成电路-CN200910203377.6有效
发明人：石川贤一 -专利权人：恩益禧电子股份有限公司
申请日： 2009-06-09 - 公布日： 2009-12-30 - 主分类号： H01L23/482 文献下载
摘要：本发明提供一种半导体集成电路(1)，用于形成能够有效利用芯片面积的半导体集成电路，所述半导体集成电路(1)包括：多个接合焊盘(5、6、7)，所述多个接合焊盘沿着半导体衬底(2)的边缘设置；多个I/O单元(3)，所述多个I/O单元在所述多个接合焊盘(5、6、7)下沿着所述边缘布置；上层布线网(24)，所述上层布线网包括多条上层布线(13)；以及核心区(4)，所述核心区形成在所述半导体衬底(2)上。在所述半导体集成电路(1)中，在与所述半导体衬底(2)的表面平行的平面中，所述核心区(4)具有比所述上层布线网(24)所占的面积大的面积。
半导体集成电路

[发明专利]半导体集成电路-CN200410057982.4无效
发明人：条昇子;山登猛 -专利权人：松下电器产业株式会社
申请日： 2004-08-27 - 公布日： 2005-03-09 - 主分类号： G01R31/28 文献下载
摘要：提供一种半导体集成电路，能够不遗漏在晶片级老化测试中未能观测的端子上的不合格情况地对全部端子进行观测。该半导体集成电路具有逻辑电路，且包括：用于对上述半导体集成电路提供老化测试用信号(100)的多个SCAN输入端子(1、21)；把上述老化测试用信号(100)作为输入，在测试上述逻辑电路(26)时使用的测试电路(20)；用于在外部观测上半导体集成电路的输出信号的SCAN输出端子(2、22)；以及把上述测试电路(20)的工作结果输出信号(103)作为输入的“异”电路(4、24)，从上述SCAN输出端子(2、22)输出上述“异”电路(4、24)的工作结果输出信号(104)，由此，基本上能够对于在半导体集成电路中存在的全部输出端子观测输出信号，能够不遗漏全部不合格情况地进行检测。
半导体集成电路

[发明专利]半导体集成电路-CN201310274723.6有效
发明人：西本正辉 -专利权人：卡西欧计算机株式会社
申请日： 2013-07-02 - 公布日： 2014-01-22 - 主分类号： H04N5/225 文献下载
摘要：本发明提供一种抑制半导体集成电路的功耗的半导体集成电路。在该半导体集成电路中，具备：通过数据处理电路(水平滤波器10)执行数据处理的第1路径P1；和将数据处理电路(水平滤波器10)设为旁路或者通过简化的电路(延迟电路20)进行数据处理的第2路径P2。而且，半导体集成电路按照动作模式排他地选择第1路径和第2路径，并停止向没有被选择的路径的电路输入数据。由此抑制功耗。
半导体集成电路

[发明专利]半导体集成电路-CN200510005326.4有效
发明人：富田浩由 -专利权人：富士通株式会社
申请日： 2005-01-31 - 公布日： 2006-04-05 - 主分类号： H03L7/00 文献下载
摘要：本发明提供了一种半导体集成电路。相位调整单元调整相位连续偏移的多个外部时钟的相位，从而产生多个内部时钟，所述多个内部时钟的每两个相邻转换沿之间的相位差相等。从而，即使当半导体集成电路被提供以低频率的外部时钟时，也可以高速运行半导体集成电路。例如，通过使用低时钟频率的低成本LSI测试台，可以高速运行和测试内部电路。这样可以减少半导体集成电路的测试成本，从而减少芯片成本。
半导体集成电路

[发明专利]半导体集成电路-CN201380071417.0在审
发明人：德威·安东诺·达纳尔多诺;佐藤正启 -专利权人：索尼公司
申请日： 2013-11-21 - 公布日： 2015-09-23 - 主分类号： H01L23/12 文献下载
摘要：本发明的目标是减缓半导体集成电路中的电压降的增加。半导体集成电路包括多个第一I/O单元、多个第二I/O单元以及电势供应单元。多个第一I/O单元被排列在半导体集成电路基板上。多个第二I/O单元沿着多个第一I/O单元被排列在半导体集成电路基板上。电势供应单元被形成在半导体封装基板上，电势供应单元的一部分在半导体封装基板的表面中突出，并且经由包括突出部分的区域将预定电势供应给作为多个第一I/O单元中的任一个的主单元以及多个第二I/O单元中的邻近主单元的单元
半导体集成电路

[发明专利]半导体集成电路-CN200910225183.6无效
发明人：望月义则;森野东海 -专利权人：株式会社瑞萨科技
申请日： 2009-12-09 - 公布日： 2010-06-23 - 主分类号： H04W12/04 文献下载
摘要：本发明提供一种半导体集成电路，避免了在加密无线通信时在与其它电子装置之间共有密钥时的不必要的线缆配线的增加。半导体集成电路具备：用于加密无线通信的无线通信控制电路和管理密钥的处理单元、电力线通信电路。半导体集成电路根据经由电力线从外部供给到电力线通信电路的电源电压动作。电力线通信电路经由电力线与其它电子装置连接。无线通信控制电路通过加密无线通信与其它电子装置通信。半导体集成电路在利用无线通信控制电路与其它电子装置进行加密无线通信之前，经由电力线通信电路将密钥的信息供给到其它电子装置。
半导体集成电路

[发明专利]半导体集成电路-CN200680035974.7无效
发明人：松永弘树;菱川直毅;前岛明广;金田甚作;安藤仁 -专利权人：松下电器产业株式会社
申请日： 2006-11-07 - 公布日： 2008-10-01 - 主分类号： H01L21/822 文献下载
摘要：本发明公开了一种半导体集成电路。在半导体芯片上包括多个电路单元，该多个电路单元沿着半导体芯片的第一芯片边形成，多个电路单元中的每一个电路单元都具有垫。该半导体集成电路包括形成在所述多个电路单元上的高压电位用布线。所述高压电位用布线具有布线宽度在长度方向上自中央部朝着端部增宽的形状。
半导体集成电路

[发明专利]半导体集成电路-CN201711425966.X有效
发明人：小山润 -专利权人：株式会社半导体能源研究所
申请日： 2011-07-15 - 公布日： 2021-12-28 - 主分类号： H03K3/012 文献下载
摘要：本申请涉及半导体集成电路。降低半导体集成电路的耗电量，并降低半导体集成电路中的工作延迟。包括在存储电路中的多个时序电路分别包括：晶体管，该晶体管的沟道形成区使用氧化物半导体形成；以及电容器，该电容器的一个电极电连接到当所述晶体管截止时成为浮动状态的节点。通过将氧化物半导体用于晶体管的沟道形成区，可以实现断态电流(泄漏电流)极小的晶体管。因此，通过在不向存储电路供应电源电压的期间中使该晶体管截止，可以将该期间中的与电容器的一个电极电连接的节点的电位保持为恒定或大致恒定。结果，可以实现上述目的。
半导体集成电路

[发明专利]半导体集成电路-CN98116351.3无效
发明人：小原一刚 -专利权人：松下电器产业株式会社
申请日： 1995-01-18 - 公布日： 1999-07-07 - 主分类号： H01L27/00 文献下载
摘要：一种包括具有电平移动功能的寄存器(4)的半导体集成电路,还包括第一逻辑门电路(3、7);第二逻辑门电路(5),第一逻辑门电路位于寄存器(4)的输入侧,而第二逻辑门电路位于其输出侧,所述寄存器(4)接收并存储一低压驱动的第一逻辑门电路的低压输出信号并将该低压信号的电平变换成高压信号的电平,然后将该高压信号输出到高压驱动的第二逻辑门电路(5a)。利用这种半导体集成电路,可简单进行电路设计,并能实现半导体集成电路的低功耗化。
半导体集成电路

[发明专利]半导体集成电路-CN200410043131.4无效
发明人：生驹平治;稲垣善嗣;冈浩二 -专利权人：松下电器产业株式会社
申请日： 2004-05-13 - 公布日： 2004-12-01 - 主分类号： G05F1/56 文献下载
摘要：本发明的半导体集成电路是具备产生作为基准的电压的基准电压发生电路、使用该输出电压而动作的功能电路，并将使该输出电压稳定的基准电压稳定电容连接到上述基准电压发生电路的输出端子的半导体集成电路，提供一种能够缩短从待机状态到通常动作状态的恢复时间的半导体集成电路在待机状态下，功能电路停止动作，但基准电压发生电路避免完全停止，防止基准电压稳定电容放电。由此，在降低模拟电路等功能电路的消耗电力的同时，能够实现从待机状态到通常动作状态的高速恢复。
半导体集成电路

[发明专利]半导体集成电路-CN200410006504.0有效
发明人：穴泽哲哉 -专利权人：富士通株式会社
申请日： 2004-03-04 - 公布日： 2004-09-08 - 主分类号： H01L23/50 文献下载
摘要：本发明提供了一种半导体集成电路，其包括：第一单元组，其中沿着该半导体集成电路的外周边的方向设置了多个用于外部输入和/或输出的I/O单元和/或电源单元；以及设置在所述第一单元组内侧的第二单元组，其中沿着该半导体集成电路的外周边的方向设置了多个用于外部输入和
半导体集成电路

[发明专利]半导体集成电路-CN200810098262.0有效
发明人：金官彦;李准镐;朴根雨;崔昌奎;金龙珠;韩成宇;李埈宇 -专利权人：海力士半导体有限公司
申请日： 2008-05-28 - 公布日： 2009-05-20 - 主分类号： G05F1/46 文献下载
摘要：根据本发明，提供一种半导体集成电路。该半导体集成电路可包括第一电压垫、第二电压垫和连接在第一电压垫和第二电压垫之间的电压稳定单元。第一电压垫可连接到第一内部电路，且第二电压垫可连接到第二内部电路。
半导体集成电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条