“三值化存内”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果12091590个，建议您升级VIP下载更多相关专利

[发明专利]一种三值化存内计算单元-CN202210873774.X有效
发明人：乔树山;李润成;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-07-25 - 公布日： 2022-11-29 - 主分类号： G11C11/413 文献下载
摘要：本发明涉及一种三值化存内计算单元。本发明能够提高三值化网络的乘累加计算效率。
一种三值化存内计算单元

[发明专利]自旋随机存储器存内计算装置和存内计算方法及电子设备-CN202210138616.X在审
发明人：闵泰;姜森峰;柴正;周雪 -专利权人：西安交通大学
申请日： 2022-02-15 - 公布日： 2022-05-13 - 主分类号： G11C11/16 文献下载
摘要：本发明涉及自旋随机存储器存内计算装置和存内计算方法及电子设备。一种自旋随机存储器存内计算装置包括：多个包括磁性隧道结的存内计算单元的阵列、逐行设置的第一字线以及逐列设置的第一位线、第二位线和第三位线，存内计算单元连接在第一字线和第一位线之间，第三位线连接到存内计算单元与第一位线之间的开关晶体管的栅极，第二位线与存内计算单元电隔离。存内计算单元的阵列存储输入矩阵的转置，其元素值对应于磁性隧道结的连续可调电导值，第一字线将与输入列向量的元素值对应的电压值分别施加到各行存内计算单元，第一位线输出与输出列向量的元素值对应的电流值。
自旋随机存储器计算装置计算方法电子设备

[发明专利]一种金融IC卡圈存圈提测试系统-CN201611231571.1在审
发明人：胡建国;张标;凌森;洪佳欣;梁津铨 -专利权人：广州智慧城市发展研究院
申请日： 2016-12-28 - 公布日： 2017-06-13 - 主分类号： G07F19/00 文献下载
摘要：本发明提供一种金融IC卡圈存圈提测试系统，包括识别装置根据预设的协议识别金融IC卡，如果识别成功则进行下一步，如果识别失败则结束操作；金融IC卡与PC终端通过识别装置电连接，终端与金融IC卡之间进行外部认证及内部认证，及PIN认证，如果认证成功则进行下一步，如果认证失败则结束操作，并发送提示信息至PC终端；根于用户指令进行圈存或圈提，若为圈存则进行圈存初始化操作，初始化失败则结束操作，若初始化成功，则显示圈存初始化数据信息，再验证MAC1值及计算圈存所需的MAC2值后进行圈存，若圈存失败则返回错误信息至PC终端，若圈存成功则根据MAC2值对金融IC卡内金额进行相应扣除后结束操作。
一种金融 ic 卡圈存圈提测试系统

[发明专利]一种金融IC卡圈存圈提测试系统-CN201611227569.7在审
发明人：胡建国;张标;凌森;洪佳欣;丁颜玉 -专利权人：广州智慧城市发展研究院;广州搏创信息科技有限公司
申请日： 2016-12-27 - 公布日： 2017-06-13 - 主分类号： G06F11/36 文献下载
摘要：本发明提供一种金融IC卡圈存圈提测试系统，包括识别装置根据预设的协议识别金融IC卡，如果识别成功则进行下一步，如果识别失败则结束操作；金融IC卡与PC终端通过识别装置电连接，终端与金融IC卡之间进行外部认证及内部认证，及PIN认证，如果认证成功则进行下一步，如果认证失败则结束操作，并发送提示信息至PC终端；根于用户指令进行圈存或圈提，若为圈存则进行圈存初始化操作，初始化失败则结束操作，若初始化成功，则显示圈存初始化数据信息，再验证MAC1值及计算圈存所需的MAC2值后进行圈存，若圈存失败则返回错误信息至PC终端，若圈存成功则根据MAC2值对金融IC卡内金额进行相应扣除后结束操作。
一种金融 ic 卡圈存圈提测试系统

[发明专利]一种基于磁性随机存储器的存内二值化神经网络计算电路-CN202110979734.9在审
发明人：边中鉴;宋星慧;洪小锋;蔡浩 -专利权人：东南大学
申请日： 2021-08-25 - 公布日： 2021-11-23 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种基于磁性随机存储器的存内二值化神经网络计算电路，包括权重存储位元阵列、行地址译码器、字线WL驱动电路、列地址译码器、位线BL/源线SL驱动电路、灵敏放大器组、累加器组、寄存器组和计算阵列输入编码器权重存储位元包括四个晶体管和两个自旋磁隧道结，与电流型灵敏放大器一起工作完成存内同或运算，多组按位对齐的存储位元同时工作可以一步完成存内二值化神经网络卷积操作，电流型灵敏放大器CSA输出端接累加器，串行逐行工作可以完成二值神经网络全连接运算由于MRAM自身具有非易失、极低待机功耗的特性，存内计算可克服“内存墙”数据传输延迟高，功耗大的困难，有效提升二值化神经网络的计算速度和能效。
一种基于磁性随机存储器存内二值化神经网络计算电路

[发明专利]存内计算装置、芯片及电子设备-CN202111665757.9在审
发明人：李学清;唐文骏;刘家隆;蒋琛;刘勇攀;杨华中 -专利权人：清华大学
申请日： 2021-12-31 - 公布日： 2022-04-08 - 主分类号： G06N3/063 文献下载
摘要：本公开涉及一种存内计算装置、芯片及电子设备，所述装置包括：存算阵列，包括至少一个存内计算单元，所述存内计算单元包括第一开关、第二开关、第三开关、第四开关、耦合电容、第一位线、第二位线、第三位线、第一字线、第二字线及第三字线；控制模块，连接于所述存算阵列，用于控制各个字线、各个位线的电压状态，以通过所述存算阵列读写数据，或进行存内计算。本公开实施例通过将第一开关、第二开关和第三开关、第四开关设置为差分的形式，通过第二开关、第三开关的两个端口之间电压的差值确定存储值，可以实现高精度、低电路复杂度、高能效的存内计算，且具有较长的数据保持时间
计算装置芯片电子设备

[发明专利]一种基于忆阻器的存内计算阵列结构-CN202210813007.X有效
发明人：尚大山;李熠;张握瑜;陈佳;许晓欣;窦春萌;王中锐 -专利权人：中国科学院微电子研究所
申请日： 2022-07-11 - 公布日： 2023-05-16 - 主分类号： G11C13/00 文献下载
摘要：本发明公开一种基于忆阻器的存内计算阵列结构，涉及集成电路领域。基于忆阻器的存内计算阵列单元包含由两个串联的互补忆阻器以及一个用于电压放大的反相器、一个用于忆阻器权重编程晶体管形成3T2R结构。多个存内计算阵列单元串联组成的阵列列结构、多个存内计算阵列单元并排放置形成的阵列行结构，以及在每行阵列行结构的连接处对应设置的输出反相器，将存内计算阵列单元中的不同阻值状态的忆阻器两两串联形成电阻分压电路实现二值权重，并且通过输出反相器实现二值神经网络中的归一化和激活函数功能，避免通用数字处理器和模数转换器的使用，高效实现二值神经网络向前传播的过程，为算力有限的边缘场景下硬件高效实现二值神经网络模型提供可能。
一种基于忆阻器计算阵列结构

[发明专利]马达驱动装置-CN201611158745.6有效
发明人：村田健二 -专利权人：株式会社东海理化电机制作所
申请日： 2016-12-15 - 公布日： 2020-06-23 - 主分类号： H02P29/00 文献下载
摘要：本发明提供一种即使电流指令值切换也能够将与切换后的电流指令值对应的马达电流供给至马达的马达驱动装置。马达驱动装置示意性地构成为具备：驱动电路，其基于第一状态的驱动指示信号驱动马达；电流反馈电路，其具有锁存电路，该锁存电路比较马达中流动的马达电流值与基于输入的电流指令信号的电流指令值而马达电流值超过了电流指令值的情况下，锁存第三状态，若驱动指示信号成为第二状态则解除第三状态的锁存而成为第四状态；以及微型计算机，其输出驱动指示信号以及电流指令信号，在输出使电流指令值变化的电流指令信号的情况下，跟电流指令信号一同输出成为第二状态的驱动指示信号从而解除锁存电路的锁存
马达驱动装置

[发明专利]页面缓存器和包括页面缓存器的多状态非易失性存储设备-CN200510108637.3有效
发明人：李城秀;林瀛湖;赵显哲;蔡东赫 -专利权人：三星电子株式会社
申请日： 2005-10-10 - 公布日： 2006-05-31 - 主分类号： G11C16/06 文献下载
摘要：一种存储器单元阵列包括连接到多个非易失性存储器单元的位线，其中所述非易失性存储器单元可选择性地编程为至少是第一、第二、第三和第四阈值电压状态中的一个，并且其中第一、第二、第三和第四阈值电压状态对应于由第一和第二位定义的四个不同的数据值页面缓存器电路存储逻辑值作为主锁存数据，并且其响应主锁存信号而根据位线的电压电平选择性地翻转主锁存数据的逻辑值。副锁存电路存储逻辑值作为副锁存数据，并且其响应副锁存信号而根据位线的电压电平选择性地翻转副锁存数据的逻辑值。所述存储设备可在读出模式和编程模式中操作，其中所述页面缓存器电路选择性地响应副锁存数据，禁止在编程模式中翻转主锁存数据的逻辑值。
页面缓存包括状态非易失性存储设备

[发明专利]用于费用数据圈存过程的安全校验方法、装置及电子设备-CN202110471152.X在审
发明人：阮文忠;李斌;吴锡可 -专利权人：杭州恒生芸擎网络科技有限公司
申请日： 2021-04-29 - 公布日： 2021-10-08 - 主分类号： G06Q20/06 文献下载
摘要：本申请实施例提出了用于费用数据圈存过程的安全校验方法、装置及电子设备，包括提取圈存终端内的圈存特征值；基于得到的圈存特征值结合圈存计数值向圈存服务器发送圈存申请请求；如果接收到服务器反馈的圈存申请成功返回值，则根据圈存申请成功返回值完成圈存操作；在圈存过程中，结合不停车收费通行卡内芯片计数器及交易记录文件机制，对整个圈存过程进行安全校验，确保一次充值只能圈存一次。同时在圈存过程中失败的情况下，下次操作的时候能自动处理之前的异常记录。
用于费用数据过程安全校验方法装置电子设备

[发明专利]一种精度可配置的多比特全数字存内计算单元-CN202310674248.5在审
发明人：乔树山;曹景楠;游恒;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2023-06-08 - 公布日： 2023-09-05 - 主分类号： G06F7/501 文献下载
摘要：本发明公开了一种精度可配置的多比特全数字存内计算单元，其特征在于，包括至少一个存内计算单元，每个存内计算单元包括：4行、2列的SRAM存储单元，每一行为一级存储单元；每个SRAM存储单元连接一个精度控制模块；每行中的两个SRAM存储单元连接一个串行进位加法器，所述串行进位加法器的输入为精度控制模块的输出；第一级至第三级的串行进位加法器连接上级的串行进位加法器；串行进位加法器每一级的进位输出与下一级的进位输入相连本发明的多比特全数字存内计算单元数字域的存内计算结构输出结果值都为准确值，不会存在中间电压结果的情况。
一种精度配置比特数字计算单元

[发明专利]一种基于TGMS结构的D触发器-CN201210249599.3有效
发明人：金威;鲁晟;何卫锋;毛志刚 -专利权人：上海交通大学
申请日： 2012-07-18 - 公布日： 2012-10-17 - 主分类号： H03K3/011 文献下载
摘要：本发明提供一种基于TGMS结构的D触发器，所述D触发器适用于亚阈值低电压工作条件，所述D触发器包括依次级联连接的主级锁存器和从级锁存器，所述主级锁存器用于稳定地将所述D触发器的输入值锁存输出，所述从级锁存器用于稳定地将所述主级锁存器的输出值锁存输出；所述主级锁存器包括第一传输门、第二传输门、第一反向器和第二反向器；所述从级锁存器包括第三传输门、第四传输门、第三反向器和第四反向器。
一种基于 tgms 结构触发器

[发明专利]一种感存算一体化微纳电子器件及其制备方法-CN202110591077.0有效
发明人：张小栓;傅轶凡;汪学沛;刘峰;张文峰;杜佳诚;刘鹏飞;冯欢欢 -专利权人：中国农业大学
申请日： 2021-05-28 - 公布日： 2022-05-13 - 主分类号： G01N27/12 文献下载
摘要：本发明公开了一种感存算一体化微纳电子器件及其制备方法。所述微纳电子器件包括：由上向下依次敷设的气体感知模块、信号判定模块、信号存算模块和工作阵列复位模块和基底；气体感知模块用于吸附待检测气体，并根据参与粒子迁移的载流子浓度变化确定电流变化值和电压变化值；信号判定模块用于根据电压变化值确定信号存算模块中参与工作的计算单元的模式；信号存算模块用于存储电流变化值，并根据电流变化值计算待检测气体的浓度；工作阵列复位模块用于当信号存算模块中所有的计算单元均参与工作时进行逐行复位操作。本发明能在提高存算效率的同时降低器件能耗。
一种感存算一体化电子器件及其制备方法

[实用新型]一种半自动化小麦育种用施肥装置-CN202121325189.3有效
发明人：曹风阁 -专利权人：河南三农种业有限公司
申请日： 2021-06-15 - 公布日： 2021-12-24 - 主分类号： A01C15/00 文献下载
摘要：本实用新型公开了一种半自动化小麦育种用施肥装置，包括载板，载板倾斜设置，载板的顶端设置有三个存料机构，三个存料机构均包括存料筒，三个存料筒均设置在载板的上方，三个存料筒的底端均固定安装有下料筒，下料筒的顶端均贯穿底端开设有下料腔，下料腔与存料筒内腔连通设置，下料筒的外筒壁固定安装有安装盒，安装盒的内腔中设置有圆板，圆板的外环壁垂直固定安装有安装块，安装块内转动安装有转动块，安装盒的外侧壁螺纹安装有螺钉，螺钉与转动块垂直固定连接，本实用新型在载板的底端固定安装有振动电机，振动电机带动载板以及存料机构振动，能够使得存料筒内的堆积肥料振动散开到载板上，通过载板进行施肥作业。
一种半自动小麦育种施肥装置

[发明专利]一种单粒子三点翻转加固锁存器-CN202010858338.6有效
发明人：黄正峰;潘尚杰;陈邦溢;鲁迎春;梁华国;倪天明;徐奇;宋钛 -专利权人：合肥工业大学
申请日： 2020-08-24 - 公布日： 2022-10-04 - 主分类号： H03K19/0944 文献下载
摘要：本发明公开了一种单粒子三点翻转加固锁存器，12个交叉耦合单元的环形连接形成共有12个环内节点的锁存环，6个传输门的输入端共同接输入信号，输出端一一对应地与环内相间隔的6个节点相连接；在透明期内，各传输门均打开，输入信号传入6个相应的环内节点，6个相应环内节点的逻辑值分别接入第一三输入C单元和第二三输入C单元；第一三输入C单元和第二三输入C单元的输出节点一一对应地接双输入C单元的两个输入端，以双输入C单元的输出为锁存器输出节点Q；在保持期内6个传输门均关断，数据在锁存环中锁存。本发明能够有效容忍单粒子三点翻转，提升锁存器整体抗软错误能力。
一种粒子翻转加固锁存器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条