“非易失性存储”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8579212个，建议您升级VIP下载更多相关专利

[发明专利]非易失性存储门及其动作方法、及非易失性存储门装入型逻辑电路及其动作方法-CN200980107095.4有效
发明人：木村启明;渊上贵昭;藤森敬和 -专利权人：罗姆股份有限公司
申请日： 2009-01-08 - 公布日： 2011-01-26 - 主分类号： H03K19/00 文献下载
摘要：本发明提供一种非易失性存储门装入型逻辑电路，其装入电源断开后也可以保持数据的非易失性存储门，当进入待机状态时，可以同时断开电源。非易失性存储门装入型逻辑电路(10)具备具有逻辑门(16)的逻辑运算部(14)和非易失性存储门(12)，所述非易失性存储门(12)具有：非易失性存储部(18)；数据接口控制部(22)，其邻接于非易失性存储部(18)而配置，接收用于向非易失性存储部(18)的数据写入及从非易失性存储部(18)的数据读取的非易失性存储控制信号(NVCTL)；易失性存储部(24)，其邻接于非易失性存储部(18)而配置，接收数据输入信号
非易失性存储及其动作方法装入逻辑电路

[发明专利]抑制寄生电荷积累的非易失性存储器件及其操作方法-CN200810177916.9有效
发明人：李昌炫;徐康德;林瀛湖;崔正达 -专利权人：三星电子株式会社
申请日： 2008-11-21 - 公布日： 2009-05-27 - 主分类号： G11C16/10 文献下载
摘要：抑制寄生电荷积累的非易失性存储器件及其操作方法。操作电荷俘获非易失性存储器件的方法包括：通过选择性擦除第一串中第一多个非易失性存储单元以及随后选择性擦除第一串中第二多个非易失性存储单元来擦除第一串非易失性存储单元的操作，第二多个非易失性存储单元与第一多个非易失性存储单元交替选择性擦除第一多个非易失性存储单元的操作可包括在抑制擦除第二多个非易失性存储单元的阻断条件下，在偏置第二多个非易失性存储单元的同时，擦除第一多个非易失性存储单元。选择性擦除第二多个非易失性存储单元的操作可包括在抑制擦除第一多个非易失性存储单元的阻断条件下，在偏置第一多个非易失性存储单元的同时，擦除第二多个非易失性存储单元。
抑制寄生电荷积累非易失性存储器及其操作方法

[发明专利]将数据存储在非易失性高速缓冲存储器中的设备和方法-CN200510097425.X无效
发明人：尹熙撤;全裕成;崔明洵 -专利权人：三星电子株式会社
申请日： 2005-12-28 - 公布日： 2006-08-23 - 主分类号： G11C7/24 文献下载
摘要：本发明提供了一种考虑更新率来将数据存储在非易失性高速缓冲存储器中的设备和方法。所述设备包括：非易失性海量存储单元；非易失性高速缓冲存储器单元；和存储器控制器，控制非易失性海量存储单元和非易失性高速缓冲存储器单元，并基于数据更新率来选择性地将数据存储在非易失性海量存储单元或非易失性高速缓冲存储器单元中所述方法包括：接收存储数据的请求；和根据数据更新率来选择性地将数据存储在非易失性海量存储单元或非易失性高速缓冲存储器单元中；其中，如果更新率大于阈值，那么所述数据被存储在非易失性高速缓冲存储器单元中。
数据存储非易失性高速缓冲存储器中的设备方法

[发明专利]非易失可编程芯片及存储装置-CN202111035664.8在审
发明人：周骏;郭一欣;左丰国;古倩 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-09-02 - 公布日： 2021-11-26 - 主分类号： G06F11/14 文献下载
摘要：本申请提供一种非易失可编程芯片及存储装置。该非易失可编程芯片包括：动态随机存储组件和非易失性存储组件；其中，动态随机存储组件集成有动态随机存储阵列；非易失性存储组件与动态随机存储组件层叠并键合连接，非易失性存储组件集成有非易失性存储阵列，非易失性存储阵列用于存储动态随机存储阵列中数据对应的备份数据该非易失可编程芯片能够对动态随机存储组件中的数据进行保护与恢复，且集成密度较高。
非易失可编程芯片存储装置

[发明专利]非易失性存储电路-CN201980015138.X在审
发明人：平贺启三 -专利权人：索尼半导体解决方案公司
申请日： 2019-04-05 - 公布日： 2020-12-01 - 主分类号： G11C14/00 文献下载
摘要：本技术涉及一种非易失性存储电路，该非易失性存储电路在维持稳定写入的同时允许小型化和降低的功耗。该非易失性存储电路设置有：存储信息的易失性存储部；以及非易失性存储部，通过存储操作将所述易失性存储部中的信息写入所述非易失性存储部中，并且通过恢复操作经由与用于所述存储操作的存储路径不同的恢复路径，将信息从所述非易失性存储部读出到所述易失性存储部中，其中沿着所述存储路径配置的所有晶体管使其漏极连接在一起。
非易失性存储电路

[发明专利]非易失性存储装置、非易失性存储系统及存取装置-CN200880001867.1无效
发明人：中西雅浩;加藤勇雄;外山昌之;足立达也;中垣浩文;前田卓治 -专利权人：松下电器产业株式会社
申请日： 2008-01-25 - 公布日： 2009-11-11 - 主分类号： G06K19/07 文献下载
摘要：由存取装置对非易失性存储装置存取时，非易失性存储装置或存取装置测出或算出非易失性存储装置的温度(T)。非易失性存储装置的温度适应型控制部基于温度(T)来控制对非易失性存储器的存取速率。而且，不使非易失性存储装置的温度(T)超过极限温度(Trisk)。从而，非易失性存储装置取出时无烫伤之危险，且能够构成可高速读写的非易失性存储系统。
非易失性存储装置存储系统存取

[发明专利]包括不同类型的存储单元的半导体器件-CN201811541111.8在审
发明人：田昌勋;申有哲;林浚熙;白圣权;李赞镐;张源哲;黄善劲 -专利权人：三星电子株式会社
申请日： 2018-12-17 - 公布日： 2019-08-30 - 主分类号： H01L27/105 文献下载
摘要：一种半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。
非易失性存储区易失性存储基板半导体器件单元电容器非易失性存储单元单元晶体管并排设置存储单元

[发明专利]从非易失性块存储设备至处理设备的健康报告-CN201080031586.8有效
发明人： V.萨多夫斯基;N.S.奥布尔;J.C.博维;R.A.亚历山大 -专利权人：微软技术许可有限责任公司
申请日： 2010-07-06 - 公布日： 2015-11-25 - 主分类号： G06F11/30 文献下载
摘要：提供用于基于来自非易失性块存储设备的反馈、使关于处理设备使用非易失性块存储设备的I/O模式进行适应的方法和设备。反馈可以包括指示非易失性块存储设备的状况的信息。响应于接收到反馈，在处理设备上执行的操作系统中包括的存储子系统可以改变关于非易失性块存储设备的行为，以便避免或减少对非易失性块存储设备的负面冲击，或者增强非易失性块存储设备的方面。反馈可以包括非易失性块存储设备的性能信息和/或操作环境信息。当非易失性块存储设备不能提供反馈时，处理设备可以从数据库服务请求关于非易失性块存储设备的信息。
非易失性块存储备至处理设备健康报告

[发明专利]一种预测非易失性存储介质发生故障的方法及装置-CN201410822384.5有效
发明人：孔伟康;李定;李强 -专利权人：华为技术有限公司
申请日： 2014-12-25 - 公布日： 2019-02-26 - 主分类号： G06F11/22 文献下载
摘要：本发明涉及计算机技术领域，公开了一种预测非易失性存储介质发生故障的方法及装置：针对数据中心的至少两个非易失性存储介质中的任意一非易失性存储介质，分别执行：计算任意一非易失性存储介质的状况值，状况值用于表征任意一非易失性存储介质的运行状况；确定状况值小于与任意一非易失性存储介质对应的初始预设故障门限值时，预测任意一非易失性存储介质将发生故障；状况值不同的任意两个非易失性存储介质分别对应的初始预设故障门限值不同，在该方案中，状况值不同的非易失性存储介质分别对应不同的初始预设故障门限值，即状况值不同的非易失性存储介质分别对应不同的报警门槛，因此，提高了预测出的发生故障的非易失性存储介质的准确度。
一种预测非易失性存储介质发生故障方法装置

[发明专利]半导体器件及其操作方法-CN201710896237.6有效
发明人：郑亨洙;孙钟浩 -专利权人：爱思开海力士有限公司
申请日： 2017-09-28 - 公布日： 2021-05-07 - 主分类号： G11C29/00 文献下载
摘要：一种半导体器件包括：第一非易失性存储区至第N非易失性存储区，每个非易失性存储区包括位于行线与列线之间的交叉点处的多个单元；储存电路，包括适用于储存从第一非易失性存储区至第N非易失性存储区传输来的数据的多个单元锁存器；以及操作控制电路，适用于在断裂模式期间，控制第一操作模式至第N操作模式的设置信息分别被编程在第一非易失性存储区至第N非易失性存储区中，以及在启动模式期间，控制从第一非易失性存储区传输来的数据被写入在单元锁存器中，并且响应于操作模式改变请求，控制从第二非易失性存储区至第N非易失性存储区中的一个非易失性存储区传输来的数据被重写在单元锁存器中。
半导体器件及其操作方法

[发明专利]一种预测非易失性存储介质发生故障的方法及装置-CN201910108992.2有效
发明人：孔伟康;李定;李强 -专利权人：华为技术有限公司
申请日： 2014-12-25 - 公布日： 2021-04-20 - 主分类号： G06F11/00 文献下载
摘要：本发明涉及计算机技术领域，公开了一种预测非易失性存储介质发生故障的方法及装置：针对数据中心的至少两个非易失性存储介质中的任意一非易失性存储介质，分别执行：计算任意一非易失性存储介质的状况值，状况值用于表征任意一非易失性存储介质的运行状况；确定状况值小于与任意一非易失性存储介质对应的初始预设故障门限值时，预测任意一非易失性存储介质将发生故障；状况值不同的任意两个非易失性存储介质分别对应的初始预设故障门限值不同，在该方案中，状况值不同的非易失性存储介质分别对应不同的初始预设故障门限值，即状况值不同的非易失性存储介质分别对应不同的报警门槛，因此，提高了预测出的发生故障的非易失性存储介质的准确度。
一种预测非易失性存储介质发生故障方法装置

[发明专利]多位非易失性随机存取存储器单元-CN201680066177.9有效
发明人： J.坦定甘;J.艾伦;D.斯蒂尔;J.阿肖克库马尔 -专利权人：赛普拉斯半导体公司
申请日： 2016-10-24 - 公布日： 2019-09-13 - 主分类号： G11C14/00 文献下载
摘要：公开了多位非易失性随机存取存储器单元。该多位非易失性随机存取存储器单元可以包括易失性存储元件和非易失性存储电路。该非易失性存储电路可以包括连接到易失性存储元件的数据真值(DT)节点的至少一个第一通路晶体管和连接到易失性存储元件的数据补码(DC)节点的至少一个第二通路晶体管。该非易失性存储电路还可以包括多个非易失性存储元件。每个非易失性存储元件可以被配置为选择性地可经由该至少一个第一通路晶体管连接到易失性存储元件的DT节点，并且选择性地可经由该至少一个第二通路晶体管连接到易失性存储元件的DC节点，允许多位非易失性随机存取存储器单元每单元存储
易失性存储元件非易失性随机存取存储器通路晶体管多位非易失性存储电路非易失性存储元件单元存储补码配置

[发明专利]写入并同时验证非易失性存储单元的方法-CN201010179606.8无效
发明人：柏正豪 -专利权人：力旺电子股份有限公司
申请日： 2010-05-17 - 公布日： 2011-11-23 - 主分类号： G11C16/06 文献下载
摘要：一种写入并同时验证非易失性存储单元的方法，其步骤包括，施加一写入电压于非易失性存储单元上以将一储存数据储存至非易失性存储单元，并于施加写入电压于非易失性存储单元上的同时，藉由检测该非易失性存储单元的一写入电流来验证写入非易失性存储单元的结果本发明利用同时进行写入非易失性存储单元与写入结果的验证，可节省大量的电源消耗以及数据储存时间。
写入同时验证非易失性存储单元方法

[发明专利]非易失性存储分区标识符-CN202080042418.2在审
发明人： M·布鲁苏;T·L·阮;R·米索雷·尚塔穆蒂;D·沙玛 -专利权人：微软技术许可有限责任公司
申请日： 2020-04-29 - 公布日： 2022-01-18 - 主分类号： G06F12/02 文献下载
摘要：包括存储器模块的计算设备。计算设备还可以包括处理器，该处理器被配置为通过执行操作系统的指令，将存储器模块的非易失性区域划分为被分配给操作系统的第一非易失性存储分区和被分配给系统固件的第二非易失性存储分区。处理器可以向非易失性区域写入全局唯一标识符(GUID)。该GUID可以指示在第一非易失性存储分区与第二非易失性存储分区之间的边界的位置。处理器可以访问第一非易失性存储分区。处理器可以访问第二非易失性存储分区。操作系统可以被防止访问第二非易失性存储分区，并且系统固件可以被防止访问第一非易失性存储分区。
非易失性存储分区标识符

[发明专利]一种半导体器件-CN200510082800.3有效
发明人：伊藤文俊;川岛祥之;坂井健志;石井泰之;金丸恭弘;桥本孝司;水野真;奥山幸祐;真边由起子 -专利权人：株式会社瑞萨科技
申请日： 2005-07-07 - 公布日： 2006-04-05 - 主分类号： H01L27/115 文献下载
摘要：提高了具有非易失性存储单元的半导体器件的集成度和重写次数。第一MONOS型非易失性存储元件和第二MONOS型非易失性存储元件一起安装在同一衬底上，其中第二MONOS型非易失性存储元件具有比第一MONOS型非易失性存储元件更大的栅极宽度，并且第一MONOS型非易失性存储元件用于存储几乎不重写的程序数据，以及第二MONOS型非易失性存储元件用于存储频繁重写的处理数据。
一种半导体器件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条