“藤森敬和”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]换能器-CN202180081004.5在审
发明人：铃木达也;藤森敬和;下地规之 -专利权人：罗姆股份有限公司
申请日： 2021-10-27 - 公布日： 2023-08-04 - 主分类号： B81B3/00 文献下载
摘要：本发明提供一种换能器(10A)，包括含有硅的基板(20)、配置在基板(20)上的压电元件(30)。基板(20)包括：膜体部(21)，其具有在厚度方向上相互面向相反方向的第一面(21a)和第二面(21b)；和从厚度方向看膜体部(21)时包围膜体部(21)的框体部(22)。压电元件(30)配置在膜体部(21)的第一面(21a)上。从厚度方向看时的膜体部(21)的外边缘(21c)的一部分形成与框体部(22)连接的连接部(21d)，连接部(21d)以外的外边缘(21c)的其余部分与框体部(22)分离。基板(20)具有从第二面(21b)之中的包含外边缘(21c)的其余部分的至少一部分的区域向厚度方向突出的突出部(24)。
换能器

[发明专利]喷墨打印头-CN202180078223.8在审
发明人： 藤森敬和 -专利权人：罗姆股份有限公司
申请日： 2021-10-21 - 公布日： 2023-07-04 - 主分类号： H10N30/87 文献下载
摘要：本发明提供一种喷墨打印头，其包括：致动器基板，其具有包含压力室的墨流路；可动膜形成层，其包含配置在压力室上且界定压力室的顶面部的可动膜；压电元件，其包含配置在可动膜上的下部电极、形成在下部电极上的压电体膜和形成在压电体膜上的上部电极；氢阻挡膜，其覆盖压电元件的表面之中的至少上部电极和压电体膜的侧面整个区域；以覆盖氢阻挡膜的方式形成在可动膜形成层上的层间绝缘膜；和形成在层间绝缘膜上的与压电元件连接的配线，在配线的中途插入有保险丝。
喷墨打印头

[发明专利]压电体膜利用装置-CN202080030846.3在审
发明人：黑川英太郎;下地规之;藤森敬和 -专利权人：罗姆股份有限公司
申请日： 2020-03-05 - 公布日： 2021-11-26 - 主分类号： H01L41/047 文献下载
摘要：喷墨打印头(1)包括：压力室(5)；包含划分出压力室(5)的顶面部的可动膜(10A)的可动膜形成层(10)；和压电元件(6)，其形成为与可动膜(10A)的与压力室(5)相反侧的表面接触，具有在俯视时比可动膜(10A)更靠压力室(5)的内方的周边缘。压电元件(6)包括：形成于可动膜形成层(10)的与压力室(5)相反侧的表面的下部电极(7)；配置于下部电极(7)的与可动膜形成层(10)相反侧的上部电极(9)；和设置于上部电极(9)与下部电极(7)之间的压电体膜(8)，上部电极(9)在周边缘部的至少一部分具有薄壁部(92)。
压电利用装置

[发明专利]铁电存储器装置-CN200980106654.X有效
发明人：木村启明;渊上贵昭;藤森敬和 -专利权人：罗姆股份有限公司
申请日： 2009-01-08 - 公布日： 2011-01-26 - 主分类号： G11C11/22 文献下载
摘要：本发明提供一种铁电存储器装置。通过按DRAM模式和FRAM模式分别设定BL上的电容，使DRAM模式下的BL电容减小化导致的高速化，和在FRAM模式下的BL电容确保兼顾并存。铁电存储器装置包括：在列方向配置的多个位线BL；在行方向配置的多个字线WL；多个极板线PL和位线电容控制线BLC；配置于多个位线BL与多个字线WL以及多个极板线PL的交叉部、且由铁电电容器CF和存储器单元晶体管QM构成的铁电存储器单元(32)；配置于多个位线BL和位线电容控制线BLC的交叉部、且由负载电容CL和负载电容调节晶体管QL构成的负载电容调节单元(34)。
存储器装置

[发明专利]非易失性存储门及其动作方法、及非易失性存储门装入型逻辑电路及其动作方法-CN200980107095.4有效
发明人：木村启明;渊上贵昭;藤森敬和 -专利权人：罗姆股份有限公司
申请日： 2009-01-08 - 公布日： 2011-01-26 - 主分类号： H03K19/00 文献下载
摘要：本发明提供一种非易失性存储门装入型逻辑电路，其装入电源断开后也可以保持数据的非易失性存储门，当进入待机状态时，可以同时断开电源。非易失性存储门装入型逻辑电路(10)具备具有逻辑门(16)的逻辑运算部(14)和非易失性存储门(12)，所述非易失性存储门(12)具有：非易失性存储部(18)；数据接口控制部(22)，其邻接于非易失性存储部(18)而配置，接收用于向非易失性存储部(18)的数据写入及从非易失性存储部(18)的数据读取的非易失性存储控制信号(NVCTL)；易失性存储部(24)，其邻接于非易失性存储部(18)而配置，接收数据输入信号(D)及时钟信号(CLK)，输出数据输出信号(Q)。
非易失性存储及其动作方法装入逻辑电路

[发明专利]角速度检测装置和角速度检测装置的制造方法-CN200880108653.4无效
发明人：纸西大祐;高冈将树;藤森敬和 -专利权人：罗姆股份有限公司
申请日： 2008-09-25 - 公布日： 2010-08-18 - 主分类号： G01C19/56 文献下载
摘要：本发明提供角速度检测装置和角速度检测装置的制造方法，上述角速度检测装置具备半导体基板(2)、形成于半导体基板(2)上的振子(3)、形成于半导体基板(2)上的控制振子(3)的控制电路(4)。
角速度检测装置制造方法

[发明专利]具有光调制膜的光控制装置-CN200810215199.4无效
发明人： 藤森敬和;藤井刚 -专利权人：罗姆股份有限公司
申请日： 2006-01-19 - 公布日： 2009-04-22 - 主分类号： G02F1/21 文献下载
摘要：本发明提供一种具有光调制膜的光控制装置，其改善了光利用效率。光控制装置具备在基板上配列成平面状的多个像素。基板上形成有第一反射层。在第一反射层的上面设置有光调制膜。作为该光调制膜的材料选择的是折射率根据施加的电场而变化的PLZT等光电材料。在光调制膜的上面设置有透明电极。在透明电极的上面形成有第二反射层。该第二反射层是由电介质多层膜所形成，是把折射率不同的第一电介质膜和第二电介质膜交替层合而成。第一反射层、光调制膜和第二反射层构成谐振器。透明电极和第一反射层形成电极对，通过向光调制膜施加的电场来控制光控制装置的反射率。
有光调制控制装置

[发明专利]具有光调制膜的光控制装置-CN200810215198.X无效
发明人： 藤森敬和;藤井刚 -专利权人：罗姆股份有限公司
申请日： 2006-01-19 - 公布日： 2009-03-25 - 主分类号： G02F1/21 文献下载
摘要：提供一种改善了光利用效率的反射型光控制装置。光控制装置(8)具备在基板(30)上配列成平面状的多个像素(10)。基板(30)上形成有第一反射层(32)。在第一反射层(32)的上面设置有光调制膜(34)。作为该光调制膜(34)的材料选择的是折射率根据施加的电场而变化的PLZT等光电材料。在光调制膜(34)的上面设置有透明电极(36)。在透明电极(36)的上面形成有第二反射层(40)。该第二反射层(40)是由电介质多层膜所形成，是把折射率不同的第一电介质膜(42)和第二电介质膜(44)交替层合而成。第一反射层(32)、光调制膜(34)和第二反射层(40)构成谐振器。透明电极(36)和第一反射层(32)形成电极对，通过向光调制膜(34)施加的电场来控制光控制装置(8)的反射率。
有光调制控制装置

[发明专利]光调制装置和光调制系统-CN200680001231.8无效
发明人： 藤森敬和 -专利权人：罗姆股份有限公司
申请日： 2006-04-07 - 公布日： 2007-10-24 - 主分类号： G02F1/03 文献下载
摘要：提供一种改善了光的利用效率的光调制装置。光调制装置(10)具备：发光部(22)、法布里珀罗型的谐振器(16)和向谐振器(16)施加控制电压的控制部(12)。谐振器(16)具备：折射率根据施加电场变化的光调制膜(34)和向光调制膜(34)施加电场的梳形电极(35)、(36)。从发光部(22)发出的光实质上与向光调制膜(34)施加的电场方向垂直，且从光射入面的法线方向倾斜而向光射入面射入。
调制装置系统

[发明专利]具有光调制膜的光控制装置-CN200680000507.0无效
发明人： 藤森敬和;藤井刚 -专利权人：罗姆股份有限公司
申请日： 2006-01-19 - 公布日： 2007-07-04 - 主分类号： G02F1/03 文献下载
摘要：提供一种改善了光利用效率的反射型光控制装置。光控制装置(8)具备在基板(30)上配列成平面状的多个像素(10)。基板(30)上形成有第一反射层(32)。在第一反射层(32)的上面设置有光调制膜(34)。作为该光调制膜(34)的材料选择的是折射率根据施加的电场而变化的PLZT等光电材料。在光调制膜(34)的上面设置有透明电极(36)。在透明电极(36)的上面形成有第二反射层(40)。该第二反射层(40)是由电介质多层膜所形成，是把折射率不同的第一电介质膜(42)和第二电介质膜(44)交替层合而成。第一反射层(32)、光调制膜(34)和第二反射层(40)构成谐振器。透明电极(36)和第一反射层(32)形成电极对，通过向光调制膜(34)施加的电场来控制光控制装置(8)的反射率。
有光调制控制装置

[发明专利]逻辑运算电路、逻辑运算装置和逻辑运算方法-CN200480003727.X无效
发明人：龟山充隆;羽生贵弘;木村启明;藤森敬和;中村孝;高须秀视 -专利权人：罗姆股份有限公司
申请日： 2004-02-02 - 公布日： 2006-03-15 - 主分类号： G06F7/00 文献下载
摘要：提供一种可以用非易失性存储元件，存储数据和进行高可靠性并且高速的数据逻辑运算的逻辑运算电路等。以让用于负载的强电介质电容器(Cs′)的残留极化状态(s′)与用于存储的强电介质电容器(Cs)的残留极化状态(s)相反的方式，积极变更强电介质电容器(Cs′)的残留极化状态。在运算动作中，当基准电位c＝0时，即便将第二被运算数据x＝1赋予残留极化状态s(第一被运算数据)＝0的强电介质电容器(Cs)，强电介质电容器(Cs)也不发生极化反相。即便进行s＝0、x＝1以外的组合，强电介质电容器(Cs)也不发生极化反相。又，当将x＝1赋予s＝0的强电介质电容器(Cs)时耦合节点表示的电位VA＝VA(0)，与当将x＝1赋予s＝1的强电介质电容器(Cs)时耦合节点表示的电位VA＝VA(1)之差大。
逻辑运算电路装置方法

[发明专利]逻辑运算电路及逻辑运算方法-CN03802858.1有效
发明人：龟山充隆;羽生贵弘;木村启明;藤森敬和;中村孝;高须秀视 -专利权人：罗姆股份有限公司
申请日： 2003-01-22 - 公布日： 2005-06-08 - 主分类号： H03K19/20 文献下载
摘要：提供一种能够使用强电介质电容进行数据逻辑运算的逻辑运算电路和逻辑运算方法。逻辑运算电路(1)具备强电介质电容(CF1、CF2)、晶体管(MP)。强电介质电容(CF1)保持着逻辑算子所对应的极化状态P1。在运算、存储动作时，在强电介质电容(CF1)的第1端子(3)和第2端子(5)上分别施加第1运算数据y1＝1所对应的电源电位Vdd和第2运算数据y2＝0所对应的接地电位GND。由此，强电介质电容(CF1)的极化状态移至P4。P4所对应的残留极化状态为P2。对于y1和y2的组合(0－0，0－1，1－0，1－1)，残留极化状态为P1，P1，P2，P1。在以后的读出动作中，通过晶体管(MP)得到对应于该残留极化状态的输出。
逻辑运算电路方法

[发明专利]逻辑运算电路及逻辑运算方法-CN03802859.X有效
发明人：龟山充隆;羽生贵弘;木村启明;藤森敬和;中村孝;高须秀视 -专利权人：罗姆股份有限公司
申请日： 2003-01-22 - 公布日： 2005-06-08 - 主分类号： H03K19/20 文献下载
摘要：提供一种使用强电介质电容能够进行数据逻辑运算的逻辑运算电路和逻辑运算方法。逻辑运算电路(1)具备强电介质电容(CF)、晶体管(MP)。强电介质电容(CF)保持着第1运算数据(y)所对应的极化状态P1(y＝1)或者P2(y＝0)。在运算动作时，在强电介质电容(CF)的第1端子(3)预充电到电源电位(Vdd)之后，将第2运算数据(x)所对应的电位即接地电位(GND，x＝1)或者电源电位(Vdd，x＝0)，通过位线(BL)，施加在第2端子(5)上。根据适当设定晶体管(MP)的阈值电压(Vth)，对y和x的组合(0－0，0－1，1－0，1－1)，晶体管(MP)为(ON、ON、ON、OFF)。
逻辑运算电路方法

1
共 13 条