“除法电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1509272个，建议您升级VIP下载更多相关专利

[发明专利]电源转换装置及乘除法电路-CN201310447339.1有效
发明人：陈建宏;陈曜洲;李一惟;何峻彻 -专利权人：立锜科技股份有限公司
申请日： 2013-09-26 - 公布日： 2017-02-08 - 主分类号： H02M3/156 文献下载
摘要：一种电源转换装置及乘除法电路，该电源转换装置用于将一交流输入电压转换成一直流输出电压且包含一根据该交流输入电压产生一整流电压的整流电路、一根据该整流电压与一脉宽调变信号调整并输出该直流输出电压的功因修正电路、及该用来产生一相关于该脉宽调变信号的调整信号的乘除法电路，该乘除法电路包括一斜波产生单元，接收一频率信号与一第一侦测电压，并据以产生一斜波信号；一控制单元，接收该频率信号、该斜波信号、及一第二侦测电压
电源转换装置除法电路

[发明专利]用于全数字串化器－解串器的设备及相关方法-CN200810109368.6有效
发明人： W·W·贝拉萨;T·克瓦希涅夫斯基;R·H·帕特尔 -专利权人：阿尔特拉公司
申请日： 2008-06-02 - 公布日： 2008-12-03 - 主分类号： H03M9/00 文献下载
摘要：公开了用于全数字串化器－解串器的设备及相关方法，全数字串化器－解串器包括全数字时钟乘法器单元(CMU)电路、全数字时钟和数据恢复(CDR)电路、多路复用器(MUX)和多路除法器(DeMUX)。全数字时钟和数据恢复(CDR)电路耦合到全数字时钟乘法器单元(CMU)电路。多路复用器(MUX)耦合到全数字时钟乘法器单元(CMU)电路，并使数据串行化。多路除法器(DeMUX)耦合到全数字时钟和数据恢复(CDR)电路，并使数据解串化。
用于全数字串解串器设备相关方法

[发明专利]LED驱动器控制器、LED驱动器及LED驱动方法-CN201210528391.5有效
发明人：邓广来;王乃龙 -专利权人：艾尔瓦特集成电路科技（天津）有限公司
申请日： 2012-12-05 - 公布日： 2014-06-11 - 主分类号： H05B37/02 文献下载
摘要：本发明采用第一计数器和第二计数器而不采用乘法器和除法器以实现与乘法器和除法器相同的功能，即实现根据第一通道调节器所调节的电流调节第一晶体管所需要使用的脉宽调制信号的功能。由于第一计数器和第二计数器的电路面积远远小于乘法器和除法器的电路面积，因此本发明实施例可以大大降低LED驱动器控制器的电路面积，从而降低生产成本。
led 驱动器控制器驱动方法

[实用新型]用于实现卫通设备多频段切换的电路-CN202220939375.4有效
发明人：杜小平;龙腾武;杨涛 -专利权人：成都贝尔普森电子技术有限公司
申请日： 2022-04-21 - 公布日： 2022-09-09 - 主分类号： H04B7/185 文献下载
摘要：本实用新型涉及用于实现卫通设备多频段切换电路，其主要包括：将公共端口的中频信号、时钟和输入电源进行分流的复用单元、对输入电压做除法运算的除法器和对除法器输出的模拟电压转换成MCU能识别的二进制数据的模数转换电路本实用新型可仅利用提高模数转换的精度，就能扩展该电路能够实现的工作模式控制数量。
用于实现设备频段切换电路

[发明专利]用于便携式设备的位移检测设备的数字高通滤波器-CN200680019290.8有效
发明人： M·特朗科尼;E·奇萨;F·帕索利尼 -专利权人：意法半导体股份有限公司
申请日： 2006-03-28 - 公布日： 2008-05-28 - 主分类号： H03H17/04 文献下载
摘要：递归电路分支(21)被连接在所述数字高通滤波器(12)的输出端(OUT)和所述减法器级(20)的第二输入端子之间。在递归电路分支(21)内级联累加级(23)，其由积分电路和除法器级(24)构成。数字高通滤波器(12)的截止频率(ft)是依照除法器级(24)的除法因子(den)可变的。
用于便携式设备位移检测数字滤波器

[发明专利]用于信号处理的连续逼近式乘除法电路及其信号处理方法-CN201210440948.X有效
发明人：杨大勇 -专利权人：崇贸科技股份有限公司
申请日： 2012-11-02 - 公布日： 2013-02-27 - 主分类号： G06F7/52 文献下载
摘要：本发明提出一种用于信号处理的连续逼近式乘除法电路及其信号处理方法，连续逼近式乘除法电路包含一数字模拟转换器、一第一计数器、一第二计数器、一振荡电路及一控制逻辑电路。数字模拟转换器依据一输入信号的数值及一第一信号产生乘除法电路的一输出信号。第一计数器依据一频率信号及输入信号的工作周期产生第一信号。第二计数器依据频率信号及输入信号的信号周期产生一第二信号。振荡电路依据一第三信号产生频率信号。控制逻辑电路依据第二信号及一常数产生第三信号。第一信号相关于输入信号的工作周期。第二信号相关于输入信号的信号周期。
用于信号处理连续逼近除法电路及其方法

[发明专利]具有减小面积的乘性除法电路-CN201080033502.4有效
发明人：韩炅男;A·坦卡;D·特兰;R·凯莉 -专利权人：新思科技有限公司
申请日： 2010-06-10 - 公布日： 2012-05-16 - 主分类号： G06F17/00 文献下载
摘要：本技术是具有减少的电路区域的除法电路。实施例包括实现被除数输入和除数输入的乘性除法的集成电路。集成电路包括查找表电路和乘法器电路。查找表提供除数输入的倒数的近似值。乘法器电路接收该近似值并精化被除数输入和除数输入的商输出。至少一个乘法器电路是用于实现与减少数目的中间部分乘积的乘法的平方电路。减少数目的中间部分乘积防止平方电路进行任意两个不相等数之间的乘法以及将平方电路限于进行相同数乘以相同数的乘法。
具有减小面积除法电路

[发明专利]使用实时可重构生成多项式的快速CRC码计算电路-CN202110331628.X在审
发明人： N.布鲁尼 -专利权人：卡雷公司
申请日： 2021-03-26 - 公布日： 2021-10-01 - 主分类号： G06F11/10 文献下载
摘要：本发明涉及一种用于生成k位数位d的N位循环冗余校验码(CRC)的电路，该码基于N次的可重构生成多项式P，该电路包括动态表，该动态表包括乘法子表(MULT)，该乘法子表按k位元素的标量值的顺序，存储由在k位上可定义的每个元素的多项式P相乘得到的乘积；除法子表(DIV)，按照k位元素的标量值的顺序，存储左移N位的每个k位元素的多项式P按欧几里德除法相除产生的商；以及一组第一多路复用器(MUX)，每个多路复用器被连接以由该除法表的各自单元来索引，以将该乘法表的与该除法表的各自的单元具有相同的秩(v)的相应单元的内容传输到该动态表的输出。
使用实时可重构生成多项式快速 crc 计算电路

[发明专利]通过除法进行常数乘法-CN202210739549.7在审
发明人： T·罗斯;S·埃利奥特 -专利权人：想象技术有限公司
申请日： 2022-06-28 - 公布日： 2022-12-30 - 主分类号： G06F7/52 文献下载
摘要：本发明涉及通过除法进行常数乘法。一种固定逻辑电路，其被配置成确定乘法运算a*x的最高有效位中的一个或多个最高有效位，其中a为整数常数，x为在0至2m‑1的范围内的整数变量，并且m为正整数，所述固定逻辑电路包括：除法逻辑，其被配置成确定除法运算的所述结果的一个或多个最高有效位的预定数目：以及输出逻辑，其被配置成提供所述除法运算的所述结果的所述一个或多个最高有效位作为所述乘法运算
通过除法进行常数乘法

[发明专利]一种变压器扫频阻抗测试装置-CN201810565980.8有效
发明人：周丹;孙文星;杨贤;林春耀;马志钦;魏征 -专利权人：广东电网有限责任公司电力科学研究院
申请日： 2018-06-04 - 公布日： 2021-01-26 - 主分类号： G01R27/02 文献下载
摘要：本发明装置包括：扫频源、功率放大器、第一测量电阻、第二测量电阻、硬件除法器和真有效值转换电路；扫频源的输出端与功率放大器的输入端连接；功率放大器的输出端分别与变压器的输入端以及硬件除法器的第一输入端连接；第一测量电阻连接于功率放大器与变压器之间；变压器的输出端与硬件除法器的第二输入端连接；变压器的输出端还通过第二测量电阻接地；硬件除法器的输出端与真有效值转换电路的输入端连接。
一种变压器阻抗测试装置

[实用新型]控制平均亮度的直方图均衡装置-CN200520044869.2无效
发明人：黄晓东;侯钢;王国中 -专利权人：上海广电（集团）有限公司中央研究院
申请日： 2005-09-08 - 公布日： 2006-11-15 - 主分类号： H04N1/409 文献下载
摘要：一种控制平均亮度的直方图均衡装置，其包含电路连接的直方图存储器，比较器，加法器，计数器，截断直方图的亮度累计概率分布函数组合电路模块，映射表组合电路模块，亮度变换输出模块，特点是，还包含全图亮度累加器，剩余亮度累加器，近似平均亮度除法器，平均亮度除法器。
控制平均亮度直方图均衡装置

[发明专利]验证实现整数除法器的硬件设计的方法、系统和介质-CN201810029928.0有效
发明人： E·莫里尼;S·艾利奥特 -专利权人：想象技术有限公司
申请日： 2018-01-12 - 公布日： 2023-07-14 - 主分类号： G06F7/535 文献下载
摘要：本申请涉及验证实现整数除法器的硬件设计的方法、系统和介质。验证用于实现整数除法器的集成电路硬件设计的计算机实现方法，整数除法器接收分子N和分母D并输出商q和余数r。该方法包括：(a)验证基本特性对于集成电路硬件设计为真，(b)在形式上验证一个或更多个范围缩减特性对于集成电路硬件设计为真。基本特性验证集成电路硬件设计将响应于非负输入对的子集中的任何输入对N、D生成正确输出对q、r。一个或更多个范围缩减特性验证：如果集成电路硬件设计将响应于非负输入对N、D生成输出对q、r，则集成电路硬件设计将响应于另一非负输入对N′、D生成与q和r具有预定关系的输出对q′、r′，其中，N和N′具有一个或更多个预定关系中的一个
验证实现整数法器硬件设计方法系统介质

[发明专利]高频振荡器-CN01121667.0有效
发明人：梅米特·伊佩克;马丁·里格;海因里希·谢曼 -专利权人：汤姆森特许公司
申请日： 2001-06-20 - 公布日： 2002-02-20 - 主分类号： H03L7/08 文献下载
摘要：高频振荡器,包括一参考振荡器(6)和一具有相位频率检测器(1)、电荷泵(2)、环形振荡器(4)和除法器(5)的锁相环电路,参考振荡器(6)耦合到相位频率检测器(1)用于频率控制。参考振荡器(6)工作范围1.25－1.5GHz,为具有谐振回路(7)的正弦类型数字受控频率合成器,提供低相位噪声;除法器(5)的除法系数为4提供5－6GHz范围的调谐输出。锁相环电路与参考振荡器集成在一个集成电路中,适用于RF领域。
高频振荡器

[发明专利]一种有限域算术运算器的实现方法和装置-CN200510200634.2无效
发明人：江渊 -专利权人：宁波安泰集成电路设计有限公司
申请日： 2005-10-24 - 公布日： 2007-05-02 - 主分类号： G06F7/72 文献下载
摘要：本发明的方法把有限域的乘法和除法分解为一系列简单的有限域常数(即α)乘法运算，将有限域乘法和除法运算统一起来，其乘法和除法仅仅是计数方向的改变而已，不仅实现简单，而且节省大量资源。本发明的装置设计简约，结构紧凑，资源开销少，适合于要求电路简单、硬件面积小的应用。
一种有限算术运算器实现方法装置

[发明专利]Δ-ΣADC的增益校准方法、装置、芯片及电子设备-CN202211729887.9在审
发明人：张波;满雪成 -专利权人：圣邦微电子（北京）股份有限公司
申请日： 2022-12-30 - 公布日： 2023-05-26 - 主分类号： H03M3/00 文献下载
摘要：本公开的实施例提供一种Δ‑ΣADC的增益校准方法、装置、芯片及电子设备，装置包括：PGA、Δ‑Σ调制器、数字滤波器、数字乘/除法器、数字控制器、开关模块以及用于向所述Δ‑Σ调制器提供参考电压的参考电压调节电路，所述PGA、所述Δ‑Σ调制器、所述数字滤波器、所述数字乘/除法器依次耦接，其中，所述开关模块设置在所述参考电压调节电路与所述PGA之间，被配置为在所述数字控制器的控制下调整由所述参考电压调节电路提供至所述PGA的电压；所述数字控制器被配置为通过控制所述开关模块来调整由所述参考电压调节电路提供至所述PGA的电压，同时控制所述数字乘/除法器的运算模式和运算对象，从而得到所述Δ‑ΣADC的增益校准系数。
adc 增益校准方法装置芯片电子设备